もう一つ理由を上げるとすると、先ほど示したデメリットが、問題になりにくくなったというべきだろうか。例えばCPUパッケージの場合、確かにピン数は増えるのは間違いない。が、以前よりも高密度配線が可能になっており、パッケージサイズを大きく増やさずにピン数を増やせるようになった。なにより、FSB方式を継承するためにはより帯域を増やす必要があり、しかしながら速度面では限界が近いので、結局ピン数を増やす必要がある。つまり、FSBにピン数を費やすか、Memoryにピン数を費やすかという違いであり、ピン数を増やさないで済ます選択肢がなくなってしまっている。
また、昨今では専らCPUへの電力供給の問題などで、メモリアーキテクチャの更新よりも遥かに早いタイミングでCPUパッケージの変更が行われている。例えばPentium IIIの時代から考えても、MemoryはSDR SDRAM→Direct RDRAM→DDR SDRAM→DDR2 SDRAM→DDR3 SDRAMで5世代となる。一方CPUパッケージはSlot 1→Legacy 370→Flexible PGA370→Socket 462→Socket 478→LGA775→LGA1366で7世代となる。実際はSocket 478やLGA775の途中でVRMの規格が変わったため、同じパッケージでも動かないなんてケースがあるから、事実上パッケージは10世代となっており、結局メモリの倍の頻度でパッケージ変更がある計算だ。
こうなると、今更「メモリが変わってもCPUに変更が要らない」なんていう文句がむなしく感じられるのは筆者だけではあるまい。あるいはFSBを使ったマルチCPU構成にしても、基本的にP6バスやこれを改良したP4バスは最大4プロセッサまでの構成が可能であった。ここで「あった」と過去形なのは、FSBの速度が上がると信号伝達が難しくなり、4CPU構成が事実上とれなくなったからだ。1本のFSBに4CPUがぶら下がる構成が可能だったのは、GallatinコアのXeon MPまでで、この時のFSBの速度は400MHz(データレートは4倍速の1.6GHz)。これ以上になると、事実上2プロセッサまでに制限されてしまうことになった。ところがこうなると、Pentium DやCore 2 Quadの様にMCM方式で2ダイを1パッケージに収めたCPUでは事実上CPUが1個しか使えなくなる。このため、Intelは手間を掛けて2コアが1ダイに納まるPaxvilleコアを作ったり、あるいは2本のFSBが出るIntel 5000シリーズチップセットを作ったり、と悪戦苦闘する羽目になった。こうなってくると、もはやFSB方式を維持すべき理由は殆ど無い事になる。
一方メリットの方は非常に魅力的である。以前と異なり、キャッシュを増やしてもそれほど性能の伸びが見られなくなってきており、より高い性能を得るためにはやはりMemory AccessのLatency削減は必須である。FSBをなくすだけで余分なLatencyが省けるし、CPU内部のCrossbarに接続するから、理論上メモリのピーク性能を引き出せる計算になる。またMemoryの高速化に伴い、Memory Bus 1chあたりに搭載できるDIMMの量が減りつつある。FB-DIMMはそれに対する一つの回答ではあったが、Latencyの増大とAMBの消費電力(&発熱)の問題は解決できなかったようで、コンサバティブなMemoryに戻らざるを得ない。勿論MetaRAMの様なSolutionで容量を多少増やすことができるが、今後1つのCPUパッケージに搭載されるコアが増える事を考えると、やはりMemory channelを増やさざるを得ない。FSB方式でこれをやるとチップセットがありえないほど巨大化することになるが、CPU側に統合すればCPUの数にあわせてMemory channelが増えるわけで、Channel数そのものを確保するという意味でも、配線の集中化が防げるという意味でも、CPU側に移したほうが対処しやすいといったわけだ。
