Capacity
最後に容量の話について。そもそもDRAMチップはなぜプロセスの微細化を進める必要があるか、というと、
- 低電圧動作化：より低い動作電圧で動作できるようにする
- DRAMセルの小型化：同じダイサイズならば、より記憶容量を大きく取れる
の2つが目的である。特にDRAMセルの小型化が、プロセス微細化の主要な原動力になってきた。つまり同じ記憶容量ならより安く、同じ値段ならより多くの記憶容量をというプレッシャーがメモリチップベンダーに常に掛かってきており、さらにメモリチップベンダー間での価格競争がこれに拍車を掛けたことで、より微細化を進めることで価格面での優位に立とう、という動きになったのがここ十年あまりの動向であるのは読者もご存知の通りだ。
ただ、最近この動きが大分変わってきた。理由は幾つかあり、
- プロセスの微細化に必要な設備投資が洒落にならない金額になってきており、しかも競合メーカーもやはり同じように設備投資をするので、結局価格競争が変わらず、設備投資を回収できなくなってきた。
- 20nmを切るあたりから、プロセスの微細化が本当に難しくなってきた。ロジック回路と異なり、キャパシスタを組み合わせるDRAMの場合には、微細化でどんどんキャパシスタの容量が減る方向に進むため、まともに動作させるのが難しくなってきており、これがブレーキになりつつある。
- プロセスの微細化があんまりコストダウンにならなくなってきた。
といった風潮になってきた。特に20nm未満に関しては、果たして何社がこれを実現できるのか結構微妙なところで、SamsungとElpida(を買収したとすればMicron)位しか無いとまで言われている。少なくとも現状、10nm台前半は「ひょっとすると可能かもしれない」が、10nm未満は今のところ絶望視されている。
この結果として、1チップあたりの容量は、現行方式では8Gbあたりが頭打ちになりそうな気配である。勿論表11のロードマップは主流となるであろう容量なので、より大容量品として、例えば2014年後半に16Gb品が投入される可能性はあるが、主流にはならなそうだ。Photo09は昨年秋のIDFでIntelが示したロードマップだが、2013年末の時点でもDDR3/L/L-RSのSweet Spotは4Gbどまりである。
|
Photo09: これは"Ultrabook Memory Options"というセッションのもの。ここで話題になったのは、2013年のQ2には、ある一社のみ最大8Gb品を提供できるようになるという話で、「一体どこのベンダーが」というあたり。普通に考えるとSamsungなのだが、IDFの折に同社の説明員に話を聞いたら否定された。 |
ただ、メモリ容量の拡大を求めるニーズは相変わらず強い。特にWindows 7以降で通常のユーザーも64bit環境に以降するようになった結果として、これまでの4GBの壁が完全に崩れた形になり、今では普通のユーザーですら8GB、パワーユーザーだと32GBとかを利用するようになってきている。こうしたトレンドは今後も継続するだろうし、サーバー向けはさらに大容量のメモリを必要とするだろう。
こうした声に対する短期的なソリューションは、積み重ね方式だ。例えばPhoto10は米invensasのものだが、2つのDRAMダイをズラして積層することで、比較的容易にパッケージを構築できるというソリューションである。短期的にはこうした形で容量を増やす工夫が行われることになる。
|
Photo10: これは2012年9月に開催されたMemcon 2012においてinvensasが発表したソリューション。これを使う事で、最大72ダイを実装したRDIMMを実装できるとしており、1ダイが4Gbとしても32GBのECC RDIMMが構成できることになる。 |
もう少し先になるとTSVを使い、複数のDRAMダイを垂直に積み重ねる形のものが出てくると予想される。こうすれば、微細化をしなくても垂直方向に積み重ねることで容量を容易に増やせる。勿論無尽蔵にという訳ではないが、これで数年のマージンは稼ぐことが可能だろう。現在主要なファウンダリやメモリチップベンダーはこのTSVの開発を精力的に行っている。もっとも、これが主流になる時期は意見が分かれており、2014年～2016年と結構幅がある。ただTSVは単にDDR3/4 DRAMだけでなく、Wide I/OやIntelとMicronが共同開発したHCM(Hyper Cube Memory)、あるいはFlash Memoryなどでも幅広く使われることが想定されており、こうした面からも開発が促進されているため、2015年後半あたりには実用化されるのではないかと筆者は考えている。
