次世代の高速メモリ アーキテクチャの検証
ここからは午後のセッションとなる。佐野氏(Photo03)のセッションは、伝送路におけるXDR2 DRAMの検証をテーマに、モデリング技法とか実装例の紹介、および評価方法を説明したものとなっている。Rambusは従来から厳密なモデルを生成してのシミュレーションを非常に重視しており、今回のセッションでもシミュレーションの結果と実際の測定結果を並べて示し、相関がどれだけ取れているかを示すといった形で説明が行われていた。興味深いのは、セッションの最後でタグチ・メソッド(田口玄一氏の提唱した実験計画法)の有用性が示された事だろう。
ところでちょっと気になったのは、佐野氏がたびたび「XDR2はTBIをベースにした」と述べていた事だ。時系列から言えば、XDR2の発表は2005年にまで遡る(XDR2に搭載されるMicroThreadingが発表されたのはRDF2005の事である)し、2006年のRDF2006ではこんな表も示されている。一方TBIは2007年のRDFで発表されたものであり、ちょっと順序が違う形になる。
ただ当初、XDR2の信号はXDR同様にClock/StrobeとDQはDifferentialながら、Command AddressはSingle Endedで複数デバイスで共有する形になっていた筈だが、今回のセッションではFDMA(Fully DIfferential Memory Architecture)に変わっており、Command/AddressもDifferentialとなっている。要するに、当初はXDRの高速版(+MicroThreading)として開発が行われていたXDR2だが、途中でTBIのために開発されたFDMAに信号線の方式を切り替えた、ということだろう。
高速メモリインタフェースをモバイルパッケージに実装するにあたっての課題
次は斎藤氏(Photo04)により、携帯機器向けの課題についての紹介があった。これはPoP(Package On Package)でのメモリ実装を前提に、LPDDRメモリを使う場合の信号を解析した形である。一般論として省電力化や省パッケージ化を行う場合、やはりピン数を減らすのが早道であるが、これをやると今度は帯域が犠牲になる。そこでピン当たりの信号周波数を上げるというニーズが出てくるが、これが信号にどういう影響を及ぼすか、を検討したものである。
携帯機器向け12.8GB/s 低消費電力・差動メモリインタフェースの設計と評価
星野氏(Photo05)のセッションは、斎藤氏のセッションを受けた形になっている。つまり斎藤氏のセッションは標準のLPDDRを使った場合に、色々限界が見えてきており、今後の性能向上が難しい事を示したもので、星野氏のセッションはここにMobile XDRを入れるとどう解決するか、を示したものとなっている。
ここでは実際にテストチップを使っての特性の確認(Chip to ChipとPoPの両方のテスト結果が示された)や実装上の課題、あるいはシミュレーションや解析の技法に関しての紹介も行われている。
ただ上でも述べたとおり、Mobile XDRはまだ製品が存在しておらず、Rambusにおける実際のテストについても、チップそのものはMobile XDRを模した回路を使ってのものの様である。このあたりは卵と鶏の議論であろうが、実際に使えるチップが無ければ開発者としても検討を始めるのは難しかろうし、逆にメモリベンダーとしてはアプリケーションが殆ど無い状況で量産に踏み切るのは難しかろう。この連鎖を断ち切るためにRambusがどんな手を打ってくるか、が興味ある部分である。
QFPパッケージを用いたGbpsクラスのメモリインタフェース実装の検討
最後のセッションはちょっと毛色の変わったものであった。従来XDRのI/FやXDRメモリは、BGAパッケージを前提としたもので構成されているが、特にデジタルTVなど向けの用途では、より一層の低価格化が求められる。そこでXDR DRAMのコントローラをQFPパッケージに入れることが可能か、その場合にはどんな配慮が必要か、といった事を紹介するのがウェイヤン・イップ氏(Photo06)のセッションである。
やはり普通にインプリメントしただけでは、Command/AddressのEye Hightが十分でないことが確認され、これを解決するためにパッケージ内の配線を工夫することで、実用上問題ないところまで波形を改善できることを、シミュレーション及び実測波形で示し、QFPを使っての実装が出来ることを示したものを示した。