IEDM3日目(12月17日)午前:Intelの高性能32nmロジックプロセス

最終日である3日目の午前は、セッション26～セッション33の8セッションが並行して開催される。セッション26「プロセス技術」は「配線接続技術と3次元IC技術(Interconnect and 3D-IC Technologies)」、セッション27「CMOSデバイスとCMOS技術」は「先端CMOSロジックとSoCプラットフォーム(Advanced CMOS Logic and SoC Platforms)」、セッション28「ディスプレイ、センサ、MEMS」は「MEMSアクチュエータとMEMS共振器(MEMS Actuators and Resonators)」、セッション29「モデル化とシミュレーション」は「ばらつきのモデリングと最適化(Variability Modeling and Technology Optimization)」、セッション30「量子デバイス、パワーデバイス、化合物半導体デバイス」は「ヘテロ構造の高速デバイス(Heterostructure High-Speed Devices)」、セッション31「固体およびナノ電子デバイス」は「シリコンナノワイヤトランジスタ(Silicon Nanowire Transistors)」、セッション32「キャラクタライぜーション、信頼性、歩留り」は「欠陥特性と絶縁破壊(Defect Characterization and Dielectric Breakdown)」、セッション33「メモリ技術」は「DRAMとNOR型フラッシュメモリ(DRAM and NOR Flash Memory)」をそれぞれサブテーマとする。

まずセッション26の講演から紹介しよう。IBMは、直径300mmのウェハ同士を貼り合わせるシリコン貫通電極(TSV:Through Silicon Via)技術を開発した(講演番号26.2)。電極材料にはタングステン(W)を使う。IMECとKU Levenの共同チームは、シリコン貫通電極の材料に銅(Cu)を使い、半導体ベアチップ(ダイ)同士を積層した3次元ICの試作結果を発表する(講演番号26.3)。

セッション27は、次世代CMOS技術の講演が続出する。IBMとAMD、Freescaleの共同チームは、0.1平方ミクロンときわめて小さなSRAMセルの開発成果を発表する(講演番号27.1)。22nm相当の微細加工技術を駆使した。露光技術は高開口率(高NA)の液浸ArFリソグラフィ技術である。SRAMセルは6トランジスタセル。静的雑音余裕(SNM)は電源電圧が0.9Vのときに220mVを確保した。続いてTSMCが、32nmの高誘電率/金属ゲート技術を披露する(講演番号27.2)。金属ゲートを先に形成するプロセスである。2MビットのSRAMテストチップを試作した結果を示すもよう。

Intelも、32nmの高誘電率/金属ゲート技術を公表する(講演番号27.8)。291MビットのSRAMテストチップを試作した結果を述べる。SRAMセルの面積は0.171平方ミクロン。電源電圧が1.1Vのときに3.8GHzと高い周波数で動作したという。同社は45nmの高誘電率/金属ゲートによるSoC向けプロセス技術も発表する(講演番号27.4)。抵抗やキャパシタ、バラクタ、インダクタ、縦型バイポーラトランジスタ、高精度ダイオードなどを集積でき、アナログ回路と高周波回路にも対応するプロセス技術である。

セッション33にも注目したい。Samsung Electronicsが、キャパシタのない1トランジスタDRAM技術について述べる(講演番号33.1)。リーク電流を抑制することで温度85℃におけるデータ保持期間を80msに伸ばした。Qimondaは、40nm以降の世代に向けた埋め込みワード線DRAM技術を発表する(講演番号33.4)。DRAMセルの面積は0.013平方ミクロンと小さい。それからQualcommが、モバイル機器向けの3次元積層メモリ技術について招待講演する(講演番号33.5)。