Xilinxの発表に続いて、ライバルのAlteraのDan Mansur氏が同社のStratix IV FPGAとHardcopy IV ASICについて発表を行った。Stratix IVも既に発売されており、マーケティングトークとも言えるが、後述のように、こちらの方が技術的中身がある発表であった。

まず、Stratix IVは40nmプロセスで製造されており、Virtex-5より1世代以上進んだプロセステクノロジを使っており、集積密度が高い。また、Stratixは同社がALM(Adaptive Logic Module)と呼ぶ、次のようなロジックブロックを使っている。

StratixのロジックブロックであるALM(出典:Alteraのウェブサイトの説明資料)

この8入力のLUTは、任意の6入力のロジックを実現する以外に、4入力のLUT　2個の分割して使うことが可能であり、Altera社は、Xilinxの6入力LUTに比べて論理効率は1.8倍と称している。

最大規模のStratix IVは272,440個のALMを搭載しており、Alteraは、これを4入力LUT＋FFの標準ロジックエレメントに換算すると681,100個に相当すると称している。そして、Stratix IVでは、ボディーバイアスを使って消費電力を抑えるProgrammable Power Technologyと称する技術を使っている。次の図に示すように、MOSトランジスタのボディーに逆バイアスを掛けると、Vthが上昇しドレイン電流が減り、動作速度が落ちるが、同時にリーク電流が大幅に減少するLow Power状態になる。この現象を利用して、Stratix IVでは、速度がクリティカルでないロジックエレメントのリーク電流を抑えている。左側の図のように濃い青のゲートは遅延時間に余裕があるので、ボディーバイアスを掛けて低電力化し、また、薄い青の未使用のロジックエレメントも同様に低電力化する。そうすると、高速、高リークを必要とするロジックエレメントは、この技術を使わない従来の方法に比べて大幅に少なくて済む。

MOSトランジスタのボディーバイアスを利用した電力制御(出典:Alteraのウェブサイトの説明資料)

なお、逆バイアスの電圧は、FPGAチップ内で発生しており、チップ外から供給する必要はない。そして各ALMのボディー端子をどちらの電圧線に繋ぐかを切り替えるスイッチを設けておけば、ALMの信号同様に,FPGAのプログラムでALMごとに高速と低リークの状態を設定することができる。

なお、Stratix IVも高速I/Oはサポートしており、最大8.5Gbpsまで動作すると書かれている。一方、PowerPC440のような既存のマイクロコントローラは搭載しておらず、マイクロコントローラが必要な場合は、ソフトマクロのコントローラをFPGA上に作成する必要がある。

また、AlteraはHardCopy ASICというテクノロジを提供している。前述のようにFPGAは何でもできるが、オーバヘッドが大きく、コストが高い。このため、生産量が多い場合は、ある程度開発費を払っても、LSIの単価を安くしたいというニーズがある。これに応えるのがHardCopy ASICである。

HardCopyは、FPGAで機能をデバグして完成となったら、同じ論理設計に基づいてASICを開発する。このとき、RAMマクロや高速I/OなどはFPGAと同じものが使用できるようになっており、FPGAと同じロジックファイルを入力すると、同機能のASICを設計できる。また、一部の配線層だけをカストマイズすることにより、接続ができるようになっているので、全部の層のマスクを開発するフルカスタムASICに比べて、開発費が安く、開発期間も短縮できるようになっている。

一方、ASIC化することにより、FPGAで未使用のゲートは削除できるし、接続を可変するためのCMOSスイッチも不要になるので、一般的には、LSIのトランジスタ数は1/30に減少するという。そして、その分、コストが安くなり、消費電力も減少する。また、FPGAはチップに格納したスイッチの状態を読み出されて、コピーを作られてしまうという危険があるが、HardCopy ASICにしてしまえば、このような危険は無くなるというメリットもある。