D-TLB Size(グラフ105～107)
D-Cacheはこの位にして、次はD-TLBについて。まずはサイズとAccessのLatencyの確認である。といってもサイズそのものはこれも公開されており、L1 D-TLBは4-wayの64 Entriesである。実際にはもう少し複雑で、4KB Pageだと64 Entries、2MB/4MB Pageだと32 Entries、1GB Pageだと4 Entriesとなっているが、今回は4KB Pageでの比較のみである。
|
ということでまずはForward(グラフ105)。グラフ43あたりと比較してもらうのが良いと思うが、傾向そのものは非常に近い。ただ違いは、L2 TLBのLatencyが12cycleとなっていることで、これはI-TLBの場合の18.2cycleよりも少ないが、Ivy Bridgeの11cycleよりも悪化していること。L2 TLBの生のLatencyはグラフ105の結果が実情に近く、ところが命令Fetchから測定する分には更に余分なLatencyが加味されるという見方が正確なのだろう。
|
|
この値はBackward(グラフ106)やRandom(グラフ107)でも全く変わらず、アクセスパターンなどに大きく影響されたI-TLBの場合と好対照を成しているとも言える。また、L2 TLBをミスした場合のLatencyも20cycle程度で収まっており、これはL3 Cacheあたりを使っているのではないかと想像される。
