DDR4
ということで次世代の本命メモリであるDDR4である。既にサンプル品などは登場してきているが、これは動作検証とかに向けたもので、まだメモリベンダーも大量出荷できる状態には無いし、大量出荷したところでプラットフォームも未対応なので意味が無い。こちらはJEDECでJESD79-4として2012年9月にやっと標準化が完了したばかりである。理屈そのものは従来のDDR/DDR2/DDR3と同じであるが、PrefetchはDDR3と同じく8nであるが、DDR3が8バンク構成なのに対しDDR4では8ないし16バンクを2/4バンクグループ×4バンクという形で構成し、このバンクグループ単位での独立アクセスが可能という構造にしている。
電圧は先程も触れたとおり1.2Vまで引き下げられ、更にこれまでの様々な省電力技術が全部盛り込まれた結果として、転送レートを引き上げながらさらに省電力化を可能にしている。配線としては、遂に一部Differential Signalingを採用した。といっても対象はData StrobeとClock信号のみで、Command/Address/Dataは引き続きSingle Endedである。
こちらは量産に入るのが2014年前半と見られている。製造は1xnmプロセスになるのは確実である。ただ2014年前半の出荷量で言えばDDR4が全体に占める割合は10%にいくか行かないか、2014年後半で20～30%程度であり、コモディティとして50%に達するのは2015年前半と見られる。恐らくこの頃にはDDR3と殆ど同程度の価格に収まる模様だ。
次ページ：Memory(表11) - その他
