さて、興味深いのはこれに続き2008年に投入されるMenlow Platformだ。2日目の基調講演に続いて行われたMark Bohr氏(Photo34)のTECHNICAL INSIGHTの説明の中で、SilverthorneとPenrynを並べての紹介があった(Photo35)。そこで、まずSilverthorneについて考察してみたい。

Photo34:Intel Senior Fellow, Technology and Manufacturing Group, Director Process Architecture and IntegrationのMark T. Bohr氏。通常だとプロセスなどの話はCTOであるJustin R. Rattner氏の担当なのだが、今回Rattner氏がOverall Sessionの担当だったためか、Bohr氏の登場となった。

Photo35:これが実物比という保証がないので、このまま大まかに「Penrynの約3分の1のサイズ」と言い切れないのが面倒。

このSilverthorneのパッケージの大きさはこんなプレゼンテーション(Photo36)で推察できる筈なのだが、問題はこの1角が手元になく、サイズが判らないことだ。ただ幸いにも2007 Spring Analyst MeetingにおけるAnand Chandrasekher氏のプレゼンテーションが米国の1セントに換わっており(Photo37)、これだけ見るとSilverthorneのパッケージは13mm×14mm、ダイの寸法は11.7mm×4.8mmで約56.5平方mmと推測される。ただ、これとPhoto32を見比べると、なんとなく違和感がある。Photo35と36はパッケージの上に、むりやりSilverthorneのダイ写真を貼り付けた格好だが、本来のダイよりも大きくなっているように見える。そこでPhoto32のSilverthorne付近を拡大したのがPhoto38である。こちらで見るSilverthorneのダイは、Photo35/36より一回り小さく感じる。そこでこのPhoto38を元に改めて試算すると、パッケージサイズはやはり13mm×14mm、ダイの寸法は8.7mm×3.5mmで30.5平方mm足らずとなる。どうもこちらの方が正しい寸法に思える。この寸法を元に、先のPhoto35からSilverthorneのダイを抜き出して、正しい比率に変形したのがPhoto39、そこから内部ブロックを推察したのがPhoto40である。

Photo36:中国貨幣の最小単位の1角。100角で1元。

Photo37:米国の1セントは直径19mmである。ちなみにこのプレゼンテーションはやや上下方向に圧縮されていた。

Photo38:あまり寄れなかったこともありちょっと不鮮明な画像であるが、なんとかダイのサイズは推測できた。

Photo39:こうしてみるとI/O Padの面積がかなり大きい事が判る。だいぶ前の話だが、VIAがC7の開発にあたり、Pad Limitがある関係でダイサイズを無制限に小さくするわけにいかず、そこでトランジスタが多少余ることになり、SSE3を実装したと言っていたが、45nm世代ともなるとI/O Padがダイサイズを決めることになりかねないのが良くわかる。

Photo40:CPU Core部の左下がData L1キャッシュ、右上が命令L1キャッシュではないかと想像される。