さて、ここまではセッションとテキストベースの話であるが、FTFの最後にBrett Butler氏(Photo18)にもう少し突っ込んだ話を伺う機会に恵まれたので、こちらのでの話を補足しておきたい。

Photo18:Vice president and general manager for Networking Processor DivisionのBrett Butler氏

まずCPUコアについて、SMTの機構に関しては「IntelのHyperThreadingとか、そうしたものと基本はまったく一緒だ」としており、1つのPhysical Coreで2つのThreadを実行できるようにIPやRegister Fileなどいくつかのユニットを拡張しつつも、実行ユニットは既存のままという仕組みである。問題はその理由だが、すくなくともSMTを前提に実行ユニットの数を増やしたりはしていない様だ。SMTに必要な拡張以外は、ほぼe500世代を継承していると説明された。ただSMTを搭載したことにより70%の性能向上が図られたとしているが、ということは(P4080に搭載された)e500mcの実行ユニットの利用効率がそんなにも低かったのか、それともMemory AccessのLatencyが大きく、SMTによってこれが遮蔽されて効率が上がったのか、というあたりは突っ込んでみたものの「そこまで技術的な詳細は判らない」ということであった。

ちなみにSMTに関しては、トップエンドのT5を除くT1～T4の全モデルで有効である。T5のみ、SMTを無効化された形でリリースされるとのこと。理由はおそらく動作周波数を引き上げると消費電力が増えるため、電力枠を守るためにはSMTを無効にするのが早道だからだろう。

次に、なぜ今AltiVecを?という質問に対しては「これまではバランスが悪かった。AltiVecを搭載するためには、それに見合うメモリ帯域が必要で、AltiVec以外にもアクセラレータの必要とする帯域を確保しようとすると、帯域が不足していたからだ」とした上で、最近はより浮動小数点演算のニーズが高まっており、こうした用途に向けてより高い演算性能を出せるユニットとしてAltiVecが選ばれた、とした。

ところでロードマップ(Photo11)について、QorIQ AMPが既存のQorIQ Pシリーズを置き換えるのか? と質問したところ、基本的にはそうだが、と前置きした上で未だにe600ベースのSoCやPowerQUICCファミリも販売されており、たぶんさらに10年以上継続して販売されるだろうとした。しかも、未だにこうした古い製品を使ってのデザインインが続いており、特定用途向けにはさらに生き残るだろうとした。これはQorIQについても同じで、なのでAMPシリーズがTop to Bottomで登場しても、引き続き既存のQorIQの供給は変わらずに続くだろうと説明した。

また消費電力に関しては、Dynamic PowerとStatic Power両方の削減を努力しているとした上で、Dynamic PowerはClock Rateに比例する問題であり、Static Powerはそう単純ではないので、さまざまなPower Modeや各種のGatingを実装したとしており、Dynamic Powerに関してもClock Rateの調整以外の方法もR&Dチームが現在取り組んでいる、とした。一方のStatic Powerについても、Clock Gatingは当然搭載しているが、その実装には常に改善を続けているとした上で、たとえばQorIQ P1022にはDeepSleep Modeを搭載するなど、顧客のニーズに合わせた形の実装も行ってゆくとした。また、技術的にはさまざまな方法論があるが、T4240でどんな形の実装を行うかについてはまだ公開できないとの事だった。 　もっとも明確な回答が出てきたのはこのあたりまで。まず内蔵するアクセラレータの詳細については「年内にはもう少し詳細を明らかにするが、現時点ではナイショ」だった。またQorIQ Convergeに見られるようなHeterogeneous multi coreの構成がありえるか、についても「今は言えない」であった。I/Oについては、やはり詳細は言えないとしながらも、「Embedded Marketでは10G EthernetやSGMII、PCI Expressといったインタフェースのコンビネーションが要求されるわけで、こうしたマーケットの要望に応えてゆく」という返事はあった。問題はその先で、40G/100G Ethernetの搭載、あるいはPCIe Gen3の搭載について聞いたところ、当然明確な返事はなかった(というか、「お前はどう思うよ」と逆襲された)のだが、個人的な感触としては一部機種にはPCIe Gen3と40G Ethernetの搭載はありそうに思える。100G Ethernetの可能性は低そうで、もしそのデマンドがあったらPCIe Gen3経由で外部に接続するという形でのソリューションになりそうだ。

開発環境に関しても同じで、重要な要素であるとしながらも、既存の開発環境やツールがどの程度そのまま移行できるかについては現状非公開だった。

多少なりとも状況がつかめたのは開発状況。まだT4240自身は開発途中という段階で、28nmプロセス開発のための最初のテストチップは2010年8月にTapeout。2つ目のテストチップもTapeoutしたそうであるが、こちらについて詳細は語れないとか。45nm SOI→28nm HKMGの移行に関しては、「それほど大きく変わるわけではない」との返事であった。もっとも28nmのYieldに関しては「まだそれを語れる段階ではない」としながらも、「すでに多くのベンダがわれわれより前に28nmプロセスを利用しており、(こうしたベンダの経験が)Defect削減に役立っている」とした。で、その28nmプロセスで製造するファウンドリに関しては「今の時点ではどのファウンドリを使うかは公開できない。技術的にはすべての(GlobalFoundaries/TSMC/Samsung Electronics)ファウンドリを使う可能性がある。現時点で公開できない理由は、それを公開しても我々の助けになる理由がないからだ」との話だったが、なんか似た話を別のところで聞いた気もする。

ちなみに氏はFTF Japan 2011に来日するかもしれないとの事で、来日の折にはもう少し細かい話を聞かせてもらえる約束をしているので、楽しみにしていただきたい。