D-Cache/RAM Bandwidth(グラフ73～75)
|
では次にD-Cache周りについて確認してみたい。まずはBandwidth。グラフ73がReadであるが、ピークで見ると、
| Ivy Bridge | Haswell | |
|---|---|---|
| L1 | 32 Bytes/cycle | 32 Bytes/cycle |
| L2 | 18 Bytes/cycle | 20 Bytes/cycle |
| L3 | 10.7 Bytes/cycle | 12.7 Bytes/cycle |
ということで、HaswellではIvy Bridgeに比べて若干ながらL2/L3のBandwidthが引き上げられているのがわかる。
|
ではWrite(グラフ74)は? というと、
| Ivy Bridge | Haswell | |
|---|---|---|
| L1 | 16 Bytes/cycle | 16 Bytes/cycle |
| L2 | 10.2 Bytes/cycle | 10.5 Bytes/cycle |
| L3 | 7.2 Bytes/cycle | 7.8 Bytes/cycle |
といったあたり。ただ特徴的なのは絶対的な値よりも、特にWriteでL1～L3の各Bandwidthが綺麗にフラットなことで、このあたりL2で多少暴れているIvy Bridgeと好対照を成している。結果としてCopy(グラフ75)も、L1の範囲では変わらないがL2/L3では若干の性能改善が実現している。このあたりは純粋に帯域を増やしたということだと思う。
|
ちなみにこの数字はグラフ14～17と完全にはマッチしない(グラフ14～17はL2/L3がもう少し低め)が、これはDecode側がボトルネックになっているためと思われる。
