VIAの新世代プロセッサ「Nano(Isaiah)」を試す

台湾VIA Technologiesの新世代CPU「Nano」(コードネーム:Isaiah)がいよいよ登場する。VIA子会社の米Centaur Technologyが設計したNanoは、C3/C7に続くx86互換のプロセッサであるが、VIA/Centaurとしては初めて、アウト・オブ・オーダー型のアーキテクチャを採用するなど、大幅な改良が加えられている。今回、そのサンプルを入手することができたので、早速チェックしてみたい。

VIAの「Nano」プロセッサ。C9とかC11ではなく、全く新しいネーミングにしたことからも、VIAの意気込みが伝わる

アーキテクチャの改良点

C7からの主な変更点は以下のようになる。

イン・オーダー型からアウト・オブ・オーダー型に
64ビット命令をサポート
仮想化をサポート
プロセスの微細化(90nm→65nm)
L2キャッシュの強化(128KB→1MB)
FSBの高速化(最大1,333MHzをサポート)

パフォーマンスに最も影響があるのはアウト・オブ・オーダー型の新アーキテクチャの採用だろうが、こういった改良によって、同社は「C7の2～4倍の性能を実現した」としている。これについては、後ほどベンチマークテストで検証してみたい。

Nanoの仕様比較

CPU	VIA Nano	VIA C7	Intel Atom
コードネーム	Isaiah	Esther	DiamondVille
製造プロセス	65nm	90nm	45nm
トランジスタ数	不明	不明	4700万個
ダイサイズ	63.3平方mm	30平方mm	24.2平方mm
パッケージ	NanoBGA2	NanoBGA2	Micro-FCBGA
L1キャッシュ	64KB/64KB	64KB/64KB	32KB(I)/24KB(D)
L2キャッシュ	1MB	128KB	512KB
FSB	最大1333MHz	最大800MHz	533MHz
アーキテクチャ	Out-Of-Order	In-Order	In-Order

アーキテクチャが大幅に変わったことは、ダイサイズの変化からも見て取れる。製造プロセスが1世代進んだので、トランジスタ数が同じであれば、ダイサイズは(理想的には)半分になるはず。しかし逆に2倍以上になっていることから、トランジスタ数は4倍程度になっているものと思われる。大きくなったL2キャッシュを差し引いても、コア本体はかなり複雑化していそうだ。


Nanoのレイアウト。ダイは正方形のようだ	C7のレイアウト。こちらは横長だった

モデルナンバーの数字には注意

Nanoのラインナップは、低電圧版のLシリーズが2モデル、超低電圧版のUシリーズが4モデルとなっている(以下の表)。モデルナンバーの付け方は相変わらず訳が分からないが、以前VIAの担当者に聞いたところでは、これはパフォーマンスの大小を表すのではなく、消費電力も考慮したワット性能の高さを示しているとか。言いたいことは分かるのだが、ユーザーからするとかなり紛らわしい。

Nanoのラインナップ