PCI Express Update

さて次は恒例、PCI Expressまわりの話だ。ただPCI Express Protocol Extensionsについては既にレポートした通りなので、ここではその他の話をしたい。まずはGen3に関してのProgressだ。そもそも何でGen3では10GT/sの代わりに8GT/sを選んだか、ということに関しては、まず10GT/secの場合だとエラーレートが高くなりすぎてしまい、信号伝達が困難になる(Photo06)という話があったが、これに加えてYanes氏曰く「10GT/sの消費電力は、8GT/sの倍近くなる」という問題があったとか。これは単に10GHzのDriverが8GHzのDriverよりも多い消費電力を必要とするのみならず、波形の乱れを抑えるためにEqualizerなどを追加する必要があり、こうしたものに必要な消費電力を積み重ねてゆくと2倍になってしまう、との事だった(Photo07)。またこれはダイ面積にもそのまま影響を与えるため、ダイコストもほぼ2倍近くなるという話で、それであれば無理に10GT/sを実現しなくても良いという結論に落ち着いたようだ。

Photo06:これはYanes氏との1to1 Meetingの際の補足資料として配られたFAQの中からの抜粋。縦軸はEye Heightで、Eye Widthでないあたり、相当に波形が崩れる模様だ。

Photo07:ちなみにここには示していないが、目標としてはGen1/2同様にBER(Bit Errot Rate)=10^-12以下で、しかもこれも従来同様、Server用途に20inch, two Connectorsの構成がサポートされることを目標としている。

もっとも、では8GT/sに落せば問題解決……という単純な話ではない。Photo08に示すように、7～14inchのLaneにSingle Connectorという構成ではほぼ問題ないが、Server向けのBackplaneをターゲットとした20inchのケースでは、8GT/sであっても殆どのケースがFailになる。これに関しては"More Studyが必要だ"としており、まだBase Specificationが定まるまで時間が掛かることを示唆した。ちなみにBase Spec及びCEM(Card Electrical Mechanical Specification)の進捗をまとめたのがPhoto09であるが、現時点ではまだCEM 0.3すら出ていない事すら判る。

Photo08:先のPhoto06は、この14" Client Channelの図を使ったものと判る。

Photo09:少なくとも20inch Channelにおける対策に目処がつかないと、CEMどころの話ではないだろう。この結果、2009年後半でもまだCEMは0.9のままであり、実際にこのあたりがFixするのは2010年にずれ込む可能性もある。