お知らせ: 酷似サイトにご注意ください

連載

テストの標準化と最適化

図4:3つのチップレットを備えた3Dスタックの断面。IEEE Std 1838では、さまざまなチップレットにテスト設計要素を導入して「エレベーター」を形成し、テストによる応答がスタック内のすべてのチップレットに到達できるようにした

16

記事ページに戻る

編集部が選ぶ関連記事

アクセスランキング

ランキングをもっと見る

もっと見る

このカテゴリーについて

インテルや東芝といった半導体メーカーや、CPU、メモリなどの半導体デバイスに関わる情報、市場トレンドといったホットなニュースを毎日更新。注目のIoTや自動運転など、半導体の適用範囲の拡大とともに成長が続く半導体業界の話題を詳細な説明付きで紹介します。