お知らせ: 酷似サイトにご注意ください

東大、「レーストラックメモリ」の開発で不明だったビットエラー率を決定

エラー率の解析結果。(a)電流パルスの大きさを変えた時のビット位置のエラーの2乗(分散)のパルス印加回数依存性。すべての場合において、ビット位置のエラーは1000回の繰り返し測定によって算出、パルス電流のパルス幅は2ナノ秒。電流パルス印加回数に対して、ビット位置のエラーの2乗が増加している。この傾向は、連続するビット操作のエラーに相関がないことが示唆されている。(b)フェリ磁性体の組成(x)が異なる試料を用いて、パルス電流が1回印加された時のビット位置のエラー率のビット長依存性。ビット長が変化しても、エラー率は一定であることがわかる (出所:東大Webサイト)

33

記事ページに戻る

編集部が選ぶ関連記事

アクセスランキング

ランキングをもっと見る

もっと見る

このカテゴリーについて

インテルや東芝といった半導体メーカーや、CPU、メモリなどの半導体デバイスに関わる情報、市場トレンドといったホットなニュースを毎日更新。注目のIoTや自動運転など、半導体の適用範囲の拡大とともに成長が続く半導体業界の話題を詳細な説明付きで紹介します。