お知らせ: 酷似サイトにご注意ください

レポート

チップレットで大きなチップを作るUCIe　Cool Chips 25

図3 UCIe 1.0仕様ではダイ間の接続の物理層の仕様とCXLとPCIeの仕様でダイ間接続をする場合に問題になる部分の修正やCXL/PCIeと共通にできる部分の検討を行っている

34

記事ページに戻る

編集部が選ぶ関連記事

アクセスランキング

ランキングをもっと見る

もっと見る

このカテゴリーについて

インテルや東芝といった半導体メーカーや、CPU、メモリなどの半導体デバイスに関わる情報、市場トレンドといったホットなニュースを毎日更新。注目のIoTや自動運転など、半導体の適用範囲の拡大とともに成長が続く半導体業界の話題を詳細な説明付きで紹介します。