2020年8月、JEDECはJESD79-5として、DDR5 SDRAM規格の策定完了をアナウンスした。これに先立ちメモリメーカー各社は、サンプル出荷や量産体制を整えつつある。たとえばMicronは2020年1月にサンプル出荷開始を発表しており、今年中にはメモリモジュールベンダーなどが、いずれも量産品のDDR5チップやDDR5 DIMMモジュールを受け取る予定となっている。
さらに、今年後半Intelが投入予定のAlder LakeやSapphire Rapidsと呼ばれる次世代プロセッサは、いずれもDDR5に対応しており、AMDやArmベースSoCを採用するサーバーベンダーもほぼ同じタイミングでDDR5を利用する次世代製品を発表、あるいは投入予定である。マーケット自体も2022年にはDDR4とDDR5の生産比率が逆転し、今後はDDR5がCommodity Memoryになるのはすでに明らかになっている。つまり、現在量産されている製品はDDR4を利用しているのがほとんどであるが、これから設計開始、あるいは現在設計中の製品については、DDR5の利用を視野に入れるべき時期になっている。こうした状況について、Micronおよび、アヴネットの展望を紹介したい。
DDR5のメリット
まずDDR5のメリットについて。DDR4の標準化は2014年のことであり、そこから6年間の技術の進化がDDR5に盛り込まれることになった。この結果、広帯域・低Latencyと省電力をまとめて実現できる規格になっているとする。これをMicronでは以下のように定義している。
・バンク数の増加
DDR5では8つ(x4/x8でx16は4つ、DDR4に比べると2倍)のBank Groupを持ち、Bank Group間は短いタイミングで、Bank同士は長い(概ねBank Group間の場合の2倍)タイミングで切り替え可能である。これにより、バンク切り替えの待ち時間を相対的に短くできる。
・バースト長の増加
DDR5ではバースト長をDDR4の8から16に倍増させ、より効率を引き上げた。ただこのままだとランダムアクセスが多数発生する場合にむしろアクセス頻度が下がるが、DDR5では内部を2つのサブチャネルに分割、それぞれ別々にアクセスすることが可能になった(。これにより、アクセス頻度を落とさずに実効帯域を引き上げることに成功した。
・リフレッシュの改良
DDR5では新たにSame-bank Refresh(REFsb)と呼ばれる機能が追加された。これを利用することで、平均的なLatencyは11.2nsから5.0nsに短縮され、メモリ帯域は6%~9%の向上を実現した。
・転送速度の向上
マルチバンクの実装、及び転送速度そのものの向上により、同じ3200MHzであっても28%の実効帯域向上、DDR5-4800ではDDR4-3200比で87%の帯域向上が実現した。
・エラー訂正機能の強化
DDR4世代までECC(Error Correction Code)の対応はホスト側で実装されていたが、DDR5では書き込みの際のSingle bit Errorに関してはメモリチップ側で訂正可能になった。またエラーを検出した場合に、正しい値で書き戻すECS(Error Check and Scrub)機能も追加されている。さらにPPR(Post-Package Repair:欠陥が生じた部分に予約領域を使って補正する技術)機能も強化されている。
加えて、DDR5はチップあたりの容量がDDR4の2倍になるので、同一容量を実現するために必要なチップの個数(=BOMコストやフットプリント)の削減に繋がることも忘れてはならない。
こうした技術的なメリットとは別にもうひとつ。Micronは、将来的な安定供給、それに伴うコストパフォーマンスの向上もDDR5が果たすメリットだとする。最初に書いたように、2022年ごろにはDDR4とDDR5の生産量が逆転するとみられており、2023年以降はDDR4の供給は急速に減っていくと予想され、DDR4のコストは、むしろ上がる方向に向かうことが想定できる。それゆえに容量あるいは帯域のコストパフォーマンスはDDR5の方が圧倒的に良くなることになるというのが、Micronの考えるDDR5のアドバンテージである。
MicronのDDR5戦略
さて、そうしたDDR5マーケットに対してMicronはどういう戦略を立てているか。まず基本的なマーケットについて、直近に関していえば昨年末から新型コロナウイルスの影響もあり、携帯電話、PC、車、家電のデマンドアップと同時に天災なども重なった結果、近年経験したことがないような市場になっているとしつつも、長期的にみれば多少アップダウンはあるものの、必要とされるメモリ容量はまだまだ伸びる市場にあるという。こうしたマーケットへの回答として、DDR5は適切なアプローチであると確信しているそうだ。
その結果として冒頭でも触れたように、Micronは2020年1月には早くもサンプル出荷を開始しており、2021年には量産品のDDR5チップ、およびDDR5モジュールの出荷もスタートしている。ただ現状はDDR5を利用するシステムの検証向けといった格好で、リテールマーケットに流れるほど多数の製品を出荷している訳ではないともする。むしろ先に必要なのはDDR5を利用するパートナーとのエコシステムを立ち上げることである。そこで同社は現在TEP(Technology Enablement Program)と呼ばれる、DDR5への対応を促進するためのプログラムをワールドワイドで実施している。これは2020年7月に始まったプログラムであり、Micronのパートナーはこれに登録することで、下記のサポートを受けることができる。
- 特定のDDR5コンポーネントおよびモジュールの入手
- DDR5新製品の入手
- データシート、電気モデル、熱モデルといった製品開発や製品評価のための技術的リソース、及びシグナルインテグリティに関するコンサルティングおよびその他のテクニカルサポート
- チップ、およびシステムレベルの設計支援が可能な第三のエコシステムパートナーの紹介
このTEPはMicron単体ではなく、Cadence、Montage、Rambus、Renesas、Synopsysなどの企業からのものも含まれる。たとえばDDR5は新機能を搭載した分、Memory I/FはDDR4の世代に比べてはるかに複雑となり、高い性能も要求されることになる。こうしたMemory I/FのIPはCadenceやSynopsysから提供される。MontageやRambus、RenesasはDDR5向けのPMICや温度センサー、RDC/DB/SPD-Hubなどのコンポーネントを提供するメーカーであり、こうしたコンポーネントの情報もやはり設計には欠かせない。まずはTEPを通して、パートナーに早くDDR5への対応を進めてもらいたい、というのがMicronの立場だそうだ。
また、同社は将来のロードマップも用意している。DDR5 SDRAMは、まずDDR4 SDRAM にも採用されている1Znmプロセスで製造されるが、これと比較し40%の記憶密度向上が実現できる1αnm、続いて1βnm、1γnm、1δnmと、向こう10年以上のロードマップも明らかにされており、これらが将来のDDR5製品に採用される見込みとなっている。
アヴネットのDDR5への対応
さて、アヴネットはMicronのディストリビューションパートナーではあるのだが、DDR5に関しては一歩踏み込み、このTEPの段階からのパートナーシップを締結している。これはワールドワイドでの対応であるが、とくに日本に関してはアヴネットが唯一のパートナーとなっている。そのアヴネットであるが、DDR5に関しては日本語版のテクニカルブリーフやホワイトペーパーが用意されており、またTEPの日本語窓口もアヴネットが提供している。この目的について「日本でも先行した情報展開を行うことで、日本のお客様にビジネスチャンスとして活用していただけたらうれしい」とし、最先端のDDR5を扱うことで「多くのお客様と将来を見据えた製品ロードマップを共有しながら、ソリューションの拡充が図れることに喜びを感じている」と、手ごたえを持っている。
なかでもDDR5に関しては、従来に比べて大幅なパフォーマンスアップが期待できるため、「数年先のAI、ビッグデータを取り扱う装置での市場開拓につながるのではという期待」を抱いているとする。もっとも従来アヴネットが得意としてきた組み込み向けに関していえば、むしろLPDDR5の方が適していると判断しているようで、DDR5は従来と違ったマーケット(エンタープライズ・PC・産業機器など)となり、当然戦略的にも異なることになる。まずはDDR5を利用するPCやサーバーについて、チップセットの認定情報を早期に得て、サンプル提出を行い、評価認定をしてもらうべく現在活動中という話であった。
来るDDR5世代への対応を必要とする顧客は、まずはアヴネットに相談してみてはいかがだろうか。必要なリソースとサポートが、ワンストップで提供される貴重な窓口になるだろう。
関連リンク
[PR]提供:アヴネット株式会社