人工知能(AI)の発達により自律システムの時代が到来しつつある。自動運転車両もその例外ではない。AIシステムの膨大なデータ処理能力は、人間社会が直面する難しい課題を解決する可能性を秘めており、また人々に大きな利便性を提供する。AIシステムを構成するのは、大規模なデータセット、データ処理アルゴリズム、データを処理するコンピュータハードウェアの3つの要素である。

AIシステムの実用化には、大量のデータを迅速に処理することが不可欠であり、そのためには高い演算能力が必要となる。AIに対応した演算能力が半導体に求められるにつれて、AIチップやAIアクセラレータ市場が急成長を見せ、熾烈な競争を繰り広げている。この市場での成功は迅速な市場投入にかかっており、新たなAIチップアーキテクチャの課題に適した設計とテストのソリューションの採用が重要なカギとなる。

事実、AIのハードウェアアクセラレーション市場は現在、50を超えるスタートアップと25の既存勢力が入り乱れて、マーケットシェアを掴み取ろうとしている。

2019年7月に開催されたITC India 2019(International Test Conference India 2019)において人気の高かったチュートリアルでは、AIチップのテクノロジとそのDFT(Design-for-Test)メソドロジが紹介された。同内容は、9月に日本で開催されたITC Asia 2019(International Test Conference Asia 2019)でも一部紹介されている。

チュートリアルではディープラーニングの基本を確認した上で、AIチップがいかにディープラーニングの計算を高速化するかの概要を解説するとともに、現在主流となりつつあるAIチップの特性とアーキテクチャなどを取り上げた。例えば、英Graphcoreや米Mythicなどのスタートアップが作成するチップは、AIワークロードのデータ処理機能の最大化を念頭に置いた斬新な超並列アーキテクチャに基づいてASICを作成している。通常、新しいAIチップは大規模かつ複雑であり、最先端のプロセステクノロジを使用する傾向にある。それぞれのアーキテクチャは異なるとはいえ、以下に挙げるいくつかの重要な設計特性を共有している。

  • 数十億のゲートを持つ非常に大規模な設計
  • 非常に多数の複製された処理コア
  • 分散メモリ
  • 図1. AIチップの例(画像はGraphcore、Bitmain、Mythicの許可により転載)

    図1. AIチップの例(画像はGraphcore、Bitmain、Mythicの許可により転載)

チュートリアルではまた、AIチップアーキテクチャがいかにDFT実装戦略に影響を及ぼし、従来のフルチップフラットATPG向けDFTアプローチがAIチップに適用されると機能しなくなる理由について考察した。それをふまえ、AIチップのTime-to-Market目標を達成するために重要となる3つの戦略を以下に定義する。

  • AIチップの規則性を最大限活用する
  • レジスタ転送レベル(RTL)でDFTを挿入および検証する
  • シリコン立ち上げ時のDFTからテストまでのやり直しを排除する

AIチップのTime-to-Market短縮を実現するにあたり、上記の戦略を実践するうえで最も重要となるDFTテクノロジは、真の階層型DFTフローである。このフローでは、DFT実装、ATPG、およびスキャンテストパターン検証がコアレベルで実行される。つまり、サインオフは特定のブロックに対して1回だけ実行され、そのサインオフされたブロックは、デザインの上位レベルで任意の数のインスタンスに複製できる。実際、階層型DFTフローの採用により2倍のパターン削減と最大10倍の高速ATPGを実現し、AIチップの立ち上げ、デバッグ、および特性評価を根本的に加速した例が確認されている。 メンターが提供しているTessentなどのDFTツールも、ゲートレベルではなくRTLにテストロジックを挿入することで設計時間を短縮する。RTLを使用すると、RTLシミュレーションとデバッグがはるかに高速になり、時間のかかる合成の前に設計変更の繰り返しを完了できるようになる。また、DFTのRTL挿入により、早期のI / Oおよびフロアプランニングも可能になる。

  • ATE(自動試験装置)環境とDFT環境を接続する新しいテクノロジ(ATE Connect)

加えて、DFTからテストまでのやり直しをなくすためのATE(自動試験装置)環境とDFT環境を接続する新しいテクノロジ(ATE Connect)により、DFTエンジニアはシリコンの立ち上げを推進できるようになる。前出のGraphcoreは、シリコンの立ち上げだけでなく部品のすべてのテストにこのソリューションを採用することにより、シリコンの立ち上げを3日以内に完了するとともに、完全にテストおよび検証された部品を、予定よりはるかに早い1週間以内に出荷しスケジュールを大幅に短縮した。 本記事に記載した内容やAIチップにおけるDFT実装に役立つ技術について解説する文献は、以下からダウンロードできる。

厳しいTime-to-Marketを達成するAIチップのDFT技術

[PR]提供:シーメンスEDA