2023年6月に京都で開催される「2023 Symposium on Technology and Circuits」のデバイス・プロセス技術分野の注目論文10件のうち、前回はCMOSプロセスおよびメモリ関連を2件ずつ紹介したが、今回は残りのBeyond CMOS1件、イメージセンサ1件、先端プロセス・材料4件の内容を紹介しよう。

Beyond CMOS(新型デバイス):韓国KAISTらが超伝導RFトランジスタを開発

  • Cryogenic RF Transistors and Routing Circuits Based on 3D Stackable InGaAs HEMTs with Nb Superconductors for Large-Scale Quantum Signal Processing (論文番号:T7-5)

韓国科学技術院(KAIST)の研究者らは、韓国基礎科学研究院(KBSI)、慶北大学(KNU)、韓国先端ナノファブセンター(KANC)と共同で、3D積層InGaAs HEMTとNb超伝導体を集積した極低温RFトランジスタと配線回路に関する研究成果を報告する。

研究チームは、動作温度4Kにおいて高い遮断周波数(601GHz)および最大発振周波数(593GHz)を得ることに成功。従来の低温RFトランジスタと比べても低い消費電力を実現したとしている。Nb超伝導体とIII-Vヘテロ構造のハイブリッド配線を用いることで、従来構造に比べて消費電力が41％も低いルーティング回路を実証したという。

  • 3D積層InGaAs HEMTを用いた極低温RFトランジスタ

    図1:3D積層InGaAs HEMTを用いた極低温RFトランジスタ(左)、および極低温4分岐ルーティング回路の電子顕微鏡像(右)

イメージセンサ:ソニーがFinFET採用でノイズ低減したCMOSイメージセンサを開発

  • Noise Performance Improvements of 2-Layer Transistor Pixel Stacked CMOS Image Sensor with Non-doped PixelFinFETs (論文番号:T7-4)

ソニーは、ノンドープPixel-FinFETを用いた2層トランジスタ・ピクセル積層型CMOSイメージセンサを提案する。FinFETのノンドープチャネルと広いチャネル幅により、2.42倍のトランスコンダクタンス向上、15％のランダムノイズ低減、99.3％のランダム電信信号低減を達成したとしている。

先端プロセス・材料:TSMCが2D材料用いたトランジスタの微細コンタクト形成を報告

  • Scaled Contact Length with Low Contact Resistance in Monolayer 2d Channel Transistors (論文番号:T1-4)

TSMCを中心とした研究グループが、2次元遷移金属ジカルコゲナイド(2D TMD)を用いた微細トランジスタ実現の鍵となる、Sb-MoS2系におけるコンタクト長微細化のシナリオを示す予定である。

2D TMDは、将来世代の微細ロジックトランジスタチャネルへの用途が期待されているが、実現に向けてコンタクト長の微細化が1つの鍵となっている。TCADを用いた先行研究では、コンタクトと単層MoS2間の距離を小さくすることが微細コンタクトでの低コンタクト抵抗(Rc)の鍵であると明らかにされていた。今回このTCADモデルを透過型電子顕微鏡(TEM)画像と実験データから検証したところ、コンタクト長を15nmまで微細化してもRcは250Ω・μmにとどまると予想された。これらの値は将来の微細化トランジスタの現実的な寸法とRcになり得るとしている。

  • コンタクトの断面TEM写真

    図3:コンタクトの断面TEM写真(上)とオン電流のLc依存性(下)

先端プロセス・材料:AMATとIBMが低抵抗コンタクトキャビティ形成プロセスを開発

  • Contact Cavity Shaping and Selective SiGe:B Low-Temperature Epitaxy Process Solution for Sub 10-9 Ω.cm2 Contact Resistivity in Nonplanar FETs (論文番号:T1-5)

Applied Materials(AMAT)とIBMの研究グループは、2×1021atoms/cm3のボロンドーピングを可能にするコンタクトキャビティ形成プロセスを開発したことを報告する予定。

300mmウェハのコンタクトモジュールにおいて、反応性イオンエッチング(RIE)プロセスと選択的高ドープSiGe:Bエピタキシャルプロセスを最適化した結果、11Ω・μmという記録的な低トランジスタ接触抵抗を実証したとする。また、デバイスの実効オン電流性能は、ミディアムトランジスタで44％、最先端トランジスタで19％の向上を実現したともしている。

  • コンタクトトレンチに沿ったFiNFETの断面TEM像

    図4:コンタクトトレンチに沿ったFiNFETの断面TEM像

先端プロセス・材料:TELが高層3D NAND向け超高速エッチング手法を開発

  • Beyond 10μm Depth Ultra-High Speed Etch Process with 84% Lower Carbon Footprint for Memory Channel Hole of 3D NAND Flash over 400 Layers (論文番号:T3-2)

東京エレクトロン(TEL)の研究チームは、高層3D NANDのホール形成のため、低温エッチング技術と新規開発のカーボンレスガスを組み合わせた新しいエッチング技術を開発したことを報告する予定。10μmのエッチング深さを33分という短時間で加工するほか、温室効果ガスについても84％の削減が出来るとしている。

  • ホールパターンの断面SEM写真

    図5:ホールパターンの断面SEM写真(左)と、ホール底部のFIBカット写真(右)

先端プロセス・材料:スタンフォード大が微小HZOキャパシタで超高分極を観測

  • First Observation of Ultra-high Polarization (～108μC/cm2)in Nanometer Scaled High Performance Ferroelectric HZO Capacitors with Mo Electrodes (論文番号:T7-3)

スタンフォード大学の研究グループは、膜厚4nmのHf0.5Zr0.5O2とMo電極を有する100nm以下のサイズの強誘電体キャパシタにおいて優れた強誘電性と信頼性を実現したことを報告する予定。

具体的には、(1)結晶化温度を400℃まで低減し、(2)動作電圧が1.2Vまで低減でき1010以上の書き換え耐性を実現、(3)CeO2界面層の導入によりウェークアップ効果とfatigueの低減を実現、(4)微細なキャパシタを精密な測定システムにより評価し108μC/cm2を観測することに成功したとしている。HfO2系強誘電体キャパシタにおける材料・プロセスのエンジニアリングの重要性を改めて示唆したものだとしている。

  • TiNおよびMo電極を用いて異なる温度で形成したHZOキャパシタの強誘電体P-V特性

    図6:TiNおよびMo電極を用いて異なる温度で形成したHZOキャパシタの強誘電体P-V特性(左)、試作した100nm以下のサイズの強誘電体キャパシタの顕微鏡写真(右)