ローレンスバークレイ国立研究所のDavid Donofrio氏のポジション
その次は、Donofrio氏がポジショントークを行った。同氏はPost Mooreのコンピューティングとしてニューロモルフィックコンピューティングを取り上げた。そして、マンチェスター大のSpiNNakerとIBMのTrue Northを紹介した。
マンチェスター大のSpiNNaker。ARMコア1個で1000ニューロンをエミュレートし、1Mコアで1Bニューロンのシステムを作る計画 |
IBMのTrueNorth。新奇なアーキテクチャと考え方のニューロチップで、1チップで100万ニューロンを模擬。70mWの電力で46B synaptic ops/s |
両者ともにニューロンを模擬しているが、使っているテクノロジはCMOSテクノロジである。
どのような分野にニューロモルフィックコンピューティングが使えるかというと、HPCの観点では、屋外で使われるようなシステムでは、電力効率が高いという点で魅力的である。しかし、GPUも同じような特性を持っている。
脳とマシンのインタフェースとしては、ニューロシステムは適していると考えられる。しかし、ニューロモルフィックなコンピューティングを使うには新しいプログラミングモデルが必要になると指摘した。
ローレンスバークレイ国立研究所のJohn Shalf氏のポジション
続いてShalf氏がポジションを述べた。リソグラフィの微細化は変えずに、性能のスケーリングを続けるにはより性能の高いデバイスや物質を使う手がある。また、より高い効率のアーキテクチャを使うことも性能を高める。
次の図は、CMOSとその代替候補のデバイスで32bitアダーを作った場合の速度と消費エネルギーをプロットしたものである。斜めの線はエネルギーと遅延時間の積が一定のラインを示している。
この図で見ると、スピントロニクスはエネルギー消費、遅延ともに大きく、マグネットエレクトリックは、消費エネルギーは小さいが遅延はかなり大きい。一番エネルギー・遅延積が小さいのはFETを使うエレクトニクスである。その中ではTFETがエネルギーが少ないが、高速CMOSの方が遅延は小さい。そして両者のエネルギー・遅延積はあまり変わらないので、TFETを使っても、あまり性能改善は出来ないと考えられる。
次の図は30段のインバータチェインのエネルギーと性能をプロットしたもので、MOSFETの場合は電源電圧はほぼ一定であり、消費エネルギーもほぼ一定になっているが、TFETは速度が遅ければ電源電圧を下げてエネルギーを低減している。しかし、CMOSより小さい消費エネルギーを得るためにはクロックを下げて、並列度を増す必要がある。
現在から2020年ころまでは、7nmまでの微細化は継続する。しかし、微細化のメリットは減少する。また、消費電力の制約からダークシリコンが増えてしまうので、専用回路を増やして性能を上げる方向に進む。2020年以降には、さらに微細化が可能な新しい材料が出てきて微細化が継続できる可能性がある。
一方、全期間を通じて並列化やヘテロなアーキテクチャ化が進んで行くので、これに対応できるプログラミング環境の整備が必要である。
2020年ころには微細化は止まるが、熱の制約から増えるダークシリコンを使って専用回路を作って性能を上げる。全期間を通して、並列化とヘテロ化が進むので、それに対応できるプログラミング環境の整備が必要になる |
また、これらとは別のものをスケールするという手も考えられる。次の図のように、各種のデバイステクノロジを最適に使い分けたチップを3D積層することにより、データ処理系としては100倍のメリットが得られるという3D積層は放熱が問題であるが、この図ではチップにマイクロチャネルを作って水を流すなどの方法で冷却することを想定している。