どこまで電源電圧を下げられるのか?

動作電力は電源電圧Vの2乗で増加し、一方、リーク電力は10の(-Vth/S)乗に比例する。低電源電圧でトランジスタのスイッチ速度を確保しようするとVthも比例して下げる必要があり、低電源電圧で動作するトランジスタはリーク電流が指数関数的に増加してしまう。両者の合計が最小になるのは、動作電力を80%、リーク電力を20%くらいに選んだ場合で、電源電圧としては0.4V程度にした場合である。

動作に伴う電力はVの2乗に比例するが、リーク電力は電源電圧を下げると指数関数で増加する。そして、動作電力が80%、リーク電力が20%となるあたりで合計の電力が最小となる。なお、ロジックだけならもう少し電源電圧を下げられる

電源電圧が0.5V程度までは回路的な工夫で対応できるが、0.4V以下にするには、リーク電力の低減と、低電圧動作で増大するバラつきを許容する設計が必要になる。リーク電流の低減にはS係数の小さなトランジスタが有効であるが、熱励起されたキャリアを使うMOSトランジスタでは限界がある。また、パワーゲートで、使用していないトランジスタの電源をオフにしてリーク電力を減らすことも重要である。

また、低電圧動作には、素子バラつきに対応するため、遅延時間の大きな変動にも影響されない非同期設計、バラつきによる動作エラーの訂正、ある程度の誤りを許容する統計的システム設計などが必要になるが、設計が非常に複雑になるという問題がある。

0.5V程度までは回路的な工夫で対応できるが、0.4V以下にするには、S係数の小さなトランジスタの開発やパワーゲートでリーク電力を減らし、素子バラつきに対応するため、非同期設計、エラー訂正、ある程度の誤りを許容する統計的システム設計などが必要になる

微細化でゲートの効きが悪くなったのがリーク増加の原因

デバイスのレベルでリーク電流が増えてきたのは、微細化によって、相対的にゲートの支配力が小さくなってきて、電流を止めようとしても止めきれなくなってきたからである。

微細化により、ゲートの支配力が弱まり、ドレイン電圧がリーク電流を増すようになってきた

このため、トランジスタのチャネル領域の両面にゲートを設けるFinFET、ナノワイヤでチャネルを作り周囲をゲートで囲むなどのゲートの支配力を強めるトランジスタ構造が作られ、ある程度の成功を収めているが、この方向での改善には限界があり、リークを完全に抑え込めるということにはならない。

トランジスタの構造を改良してリーク電流を減らすUltra Thin Body、FinFET、Nanowireトランジスタは効果をあげているが、この方向での改善には限界がある

DRAMやNAND Flashに替わるメモリは出てくるのか?

STT-MRAMやReRAMなどDRAMに近いデータ書き換え速度と高い容量を併せ持つメモリが出てきている。これらのRAMは不揮発性を持つという点でDRAMにはない特徴をもっており、期待をされている。

新規のメモリはNAND Flashよりずっと速く、DRAMに迫るアクセス性能を持ち、不揮発という特徴を持っている

しかし、R&D投資額を見ると、NAND FlashとDRAMが圧倒的に多く、次世代メモリへの投資は僅かである。ということから、黒田先生は、投資額の大きいDRAMやNANDが延命する可能性が高いと見ている。

各種メモリへの投資額。円の面積が投資額に比例している。投資額の大きいNAND FlashとDRAMが延命する可能性が高い