プリント板とパッケージの責任分担

プロセサソケットの中央や周囲に積層セラミックキャパシタを配置しても、そこからソケットのピンまでのプリント基板のインダクタンス、ソケットのピン自体のインダクタンス、プロセサパッケージのインダクタンスがある。

マザーボードのプリント基板の電源層とグランド層が各2層、層間の距離200μmで交互に積層した場合、ソケット周囲のキャパシタからソケットの電源、グランドピンまで、典型的には20pH程度のインダクタンスがある。

マイクロプロセサのパッケージは種々のものがあるが、高性能のプロセサでは1000端子以上になっており、半分程度の端子が電源とグランドに使用されている。例えば、Intelのサーバ用プロセサであるXeon 5600シリーズのプロセサにはLGA1366という1336端子のパッケージが使われており、電源(Vcc)には210端子、グランド(Vss)には320端子が充てられている。そして、Vcc、Vssそれぞれに各1本のセンス用の端子が設けられている。

電源やグランドは、マザーボードからLGAソケットを経由してパッケージの裏面のランドに接続される。パッケージは多層のセラミック配線基板、あるいはコストを下げる場合は多層プリント基板であり、入出力の信号線と電源、グランド層を持っている。電源は裏面のランドからビアを経由してパッケージの電源、グランド層に接続されるというのが一般的な構造である。

この経路のインダクタンスがどの程度であるかは設計によるが、ソケットのピンとパッケージのビアを、直径が0.4mm、長さが5mmの円柱であると仮定すると、約7nHとなる。電源側はこれが210本並列になっているので33pH、グランド側は320本並列で21.9pHであり、合計でソケットとパッケージの電源系のインダクタンスは約55pHと見積もられる。

プリント基板の20pHとソケット、パッケージの55pHを合わせると合計のインダクタンスは80pH程度となる。インダクタンスのインピーダンスはωLであるので、 2MHzにおいては80pHのインダクタンスは1.0mΩになってしまう。しかし、この周波数領域では最大変化電流の25%を見込めば良いとすると5%の電源電圧変化に収めるには2mΩ以下であれば良いので、まあ、許容できる値である。しかし、これよりも高い周波数領域ではマザーボード側にキャパシタを追加しても役に立たず、パッケージに付けられたキャパシタで必要な電源インピーダンスを実現する必要がある。

このようにプリント基板からパッケージまでのインダクタンスがプリント基板に取り付けたキャパシタが有効になる周波数帯域を制限するので、Intelのデザインガイドでは2MHzを責任分界点として、それ以下はプリント板のキャパシタで必要なインピーダンスを達成し、それ以上の周波数ではパッケージに取り付けたキャパシタやプロセサチップ自体に内蔵されたキャパシタで必要なインピーダンスを達成するという設計思想になっている。

なお、Intelのデザインガイドでは図3.5の高い周波数領域における電流変化量の低減は考慮せず、高い周波数領域でも同じ0.8mΩの電源インピーダンスを実現するように設計されているようである。ということで、プリント基板やソケットのインダクタンスは、ここでの見積もりより小さ目に出来ているようである。