ラピダスとSynopsys、半導体設計期間を短縮するソリューションの共同開発で協業

一般的に半導体設計におけるIPライブラリのキャラクタリゼーションは、PDKや製造プロセスがアップデートされるたびに行う必要があるため、タイミングモデルを生成するために、2～3カ月ほどの期間を必要とするが、今回の協業にもとづくDMCOのワークフローでは、PDKや製造プロセスがアップデートされた際に、センシティビティ・ライブラリを用いた機械学習(ML)ベースのタイミングモデル生成ツールであるPrimeShieldを含むSynopsysのAIベースEDAソリューションを活用することで、そうした問題を最小化することが可能となり、プロセスの更新とPDK更新に合わせたロジックおよびメモリのタイミングモデル作成に必要な時間を数日に短縮することを可能になるという。また、ラピダスの短TAT製造によるシリコンデータを用いたキャリブレーションにより、モデルの精度が上がり、設計の収束を加速させることができるようになるともしている。