RapidusとTenstorrentは2月27日、都内で記者説明会を開催し、2月9日に新エネルギー・産業技術総合開発機構(NEDO)の「ポスト5G 情報通信システム基盤強化研究開発事業/先端半導体製造技術の開発(委託)」として採択された「2nm世代半導体技術によるエッジAIアクセラレータの開発」の協業体制の説明を行った。
なぜ2nmプロセスでエッジAI半導体を製造するのか?
生成AIの登場で、一気にAIの活用に拍車がかかった昨今、その主たる半導体はGPUだが、その消費電力は膨大で、ある試算によると世界のデータセンターの電力消費量は2018年には180TWhであったものが、2030年には実に17倍増の2990TWhまで増加。しかも、その半数以上をAI関連が占めると予想されるという。
電子機器の消費電力低減として半導体業界が長年行ってきたのが、ムーアの法則のけん引役でもあるプロセスの微細化。近年の先端プロセスの場合、微細化だけで低消費電力化が実現できているわけではないが、それでもプロセスの微細化を可能とする周辺技術含めれば、未だに低消費電力化を可能とするトレンドとなっている。これは2nmプロセスでも変わりがなく、Rapidusの代表取締役社長である小池淳義氏は「90nmプロセス比で2nmプロセスでは同じAI半導体を3年間動作させた場合の電力コストを比較すると、実に1/102まで低減できることが見込まれている」と説明する。また、ロジック半導体の性格として、汎用的なデバイス(CPUやGPUなど)よりも、ある処理機能に特化したデバイス(ASICなど)の方が余分な回路がない分、低消費電力での動作が可能である。小池氏は、「さらなる低消費電力を実現しつつ、高性能化も実現するためには、それぞれの用途に応じた専用AI半導体を短TAT(Turn Around Time)」で製造し、必要なタイミングに届けることが求められる。その実現のためにRapidusは、設計ソリューション、前工程、後工程を総合的にまとめることで世界最短のトータルサイクルタイムの実現を目指している」として、これこそがRapidusの目指しているビジネスモデル「RUMS(Rapid & Unified Manufacturing Service)」であるとする。
顧客と製造の一体開発で開発・製造を加速
半導体がパッケージとなって出荷されるまでに、回路の設計に始まり、実際のダイにトランジスタと配線層の製造(前工程)、樹脂などを用いたパッケージング(後工程)を大きく経る必要があるが、一回で後工程を終えて、製品化にたどり着けない場合もある。そうなると、設計からやり直す必要がでてくるが、前工程で処理するだけでも回路の内容とプロセス次第なところもあるが、3~6か月、場合によっては9か月以上など、相応の時間がかかる。そうなってくると、顧客が売りたいときに半導体の供給が間に合わないという話になるし、実際に、あるデバイスの供給が間に合っておらず、最終製品の数が絞られるといった話は最近でもしばしば耳にする。
このTTM(Time to Market)の時間をいかに短くするかが、RapidusのRUMSが意識するところだと小池氏は強調する。では、その実現はどうやって行うのか。近年の半導体製造では、回路設計とプロセス技術の同時最適化に向けて、特に微細化としては「DTCO(Design Technology Co-Optimization)」が必要とされ、その手法として、「DFM(Design For Manufacturing)」が用いられてきた。Rapidusでは、そこにさらに一方踏み出して、オール枚葉処理(1枚ずつのウェハ処理)における各製造装置で取得できるウェハ1枚ずつのさまざまなデータを取得し、そのビッグデータを設計にフィードバックする「MFD(Manufacturing For Design)」を取り入れることで、設計と製造を同時に最適化する「DMCO(Design Manufacturing Co-Optimization)」を目指すとしている。
この製造ビッグデータのフィードフォワード、フィードバックを設計、前工程、後工程でシームレスに連携させることで、トータルサイクルタイムの短縮を狙おうというのがファウンドリとして同社が狙っているもので、その実現には、半導体の仕様策定や回路設計を行う顧客と密に連携することが求められるほか、各種IPのベンダ、設計に必要なEDAベンダ、回路設計を支援するデザインハウス、実プロセス/デバイスの研究開発部隊、そしてその製造に用いられる製造装置や材料メーカーとの密な連携も求められることとなる。