キヤノン、微細ロジック/メモリ向けナノインプリント半導体製造装置を商用化

キヤノンは10月13日、ナノインプリントリソグラフィ(NIL)技術を活用することで先端半導体の回路形成を可能とするナノインプリント半導体製造装置「FPA-1200NZ2C」を商用化、同日より受注を開始したことを発表した。

ナノインプリント半導体製造装置「FPA-1200NZ2C」 (提供:キヤノン)

従来のArFやEUVといった投影露光装置はパターンが形成されたマスクを通った光をウェハ上のレジストに照射することで、回路パターンを形成しているが、NILはマスク(テンプレート)そのものに回路を凹凸で形成、それをハンコのようにレジストに押し当てることで回路パターンを形成する技術。マスクはマスターからレプリカを作成することで何度も使うことが可能なため、デバイスコストの低減を図ることが可能というメリットがある。

同社のNIL技術の源流は2014年に買収したモレキュラーインプリントが開発していたもので、2017年には開発中の“FPA-1200NZ2C”を東芝メモリ(現キオクシア)の四日市工場に納入し、協力して半導体デバイスの量産に向けた取り組みを進めてきた。

今回の本格受注開始は、こうした実際のデバイス生産での課題の洗い出しなどを経て、ナノインプリント使用時の歩留まりに直結するパーティクルを低減する高精度フィルターやエアカーテンなどを採用した新開発の環境制御技術を搭載することで求められる歩留まりを実現できるめどが立ったことを踏まえてのもの。同社では、ロジック半導体の先端プロセスである5nmプロセスで求められる最小線幅(配線ハーフピッチ)14nmのパターン形成を高い歩留まりで実現できるようになったと説明しているほか、マスクの高精度化などを図ることで2nmプロセスで求められる最小線幅10nmのパターン形成も可能だと説明している(マスクの開発パートナーは大日本印刷)。

同装置の光源には紫外線を使用することで、従来の露光装置に比べてフットプリントを低減しつつ、消費電力の低減も実現。EUV露光装置と比べて約1/10の消費電力で先端プロセスに対応したロジック/メモリを生産することを可能とするとしている。装置構成は、1ステーションあたりインプリントヘッドを1つ搭載。通常仕様は2ステーション構成だが、4ステーション構成に変更することも可能。スループットはマスクをウェハにレジストを介して押し当てる必要があることから1時間あたり40枚ほどで、高スループット化のために複数装置をクラスタ化することが可能だという。重ね合わせ精度は4nmほど、重ね合わせ技術は従来の投影露光とは異なり、押印するショットごとに位置合わせを行うダイバイダイアライメント方式を採用。下地の回路パターンの歪みに対して、レーザー光の熱分布を変化させることで発生するウェハの熱膨張を利用して、高精度に補正することを可能としたという。

工場内に設置されたFPA-1200NZ2C。マスクを投入している様子 (提供:キヤノン)

なお、ナノインプリント技術は半導体デバイス製造のための技術ではなく、パターンを形成する技術であることから、同社では幅広い用途での活用が期待できるとしており、半導体デバイスのパターン形成以外にも数十nmの微細構造であるXR向けのメタレンズなどの製造などにも利用が可能であるとしており、同社が10月19日、20日にかけてパシフィコ横浜にて開催するプライベートイベント「Canon EXPO 2023」においても同技術を活用して形成したメタレンズの展示などを行う予定だとしている。