SK Hynix、176層512GビットTLC 4D NANDフラッシュメモリを発表

SK Hynixは、176層512MビットTLC 4D NANDフラッシュメモリの開発を完了させ、サンプルをコントローラメーカーに出荷したことを明らかにした。

SK Hynixが開発した176層512GビットTLC 4D NANDフラッシュメモリ(出所:SK Hynix、以下すべて)

176層3D NANDは、Micron Technologyが先行して発表しており、SK Hynixは2番目の発表となる。NAND業界トップのSamsung Electronicsは、176層製品を2021年に発表する予定としている。

ちなみに「4D NAND」とは同社独自の呼称で、周辺(ペリフェラル)回路の直上にセルアレイを積層することでシリコンダイ面積を削減したNAND構造を指す。この技術を同社は「PUC(Periphery Under Cell:メモリセルアレイの下の周辺回路)」と呼び、周辺回路とセルアレイの積層によって「次元(Dimension)」が1つ増えたと見なし、「3D NAND」ではなく4D NANDとしている。同社は、PUC構造については2015年に、4D NANDについては2018年にそれぞれ学会発表している。

メモリセル領域の隣にペリフェラル回路領域を設けた従来の構造(左)とペリフェラル回路領域の直上にセル領域を垂直積層したSK Hynix独自のPUC(Periphery under Cell)構造

4D技術は2018年に発表された、メモリセル専有面積の小さなチャージトラップフラッシュ(CTF)と高集積周辺回路を組み合わせた96層製品から採用されたもので、今回の176層製品は、ウェハあたりの業界最高クラスのチップ数を確保できる第3世代技術だとしている。これにより、前世代と比較して、ビットの生産性を35％向上させることができるとするほか、セルの読み取り速度は2分割セルアレイ選択テクノロジーを採用した前世代比で20％向上、高速化技術を採用することで、データ転送速度も33％向上の1.6Gbpsとなったとしている。

また、層数が増えると、セル電流の減少、チャネルホールのねじれ、およびダブルスタックのミスアライメントによるセル分布の劣化が発生しがちであるが、超精密アライメントはじめとする先端技術をいくつも採用することでこれらの課題を克服し、176層を実現したとしている。

なお、同社は2021年半ばに最大読み取り速度を70％、最大書き込み速度を35％向上させたモバイル向け製品を皮切りに、コンシューマーおよびエンタープライズSSDをリリースし、製品のアプリケーション市場を順次拡大する予定としているほか、今回の製品をベースとした1Tビット製品の開発を進めることで、NAND事業の競争力を強化していく計画としている。