東大とTSMC、先進的な半導体の実現に向けたアライアンスを締結

東京大学(東大)とファウンドリ最大手のTSMCは11月27日、全社・全学レベルのアライアンスを締結し、Society 5.0社会の実現に向けて求められる先進的な半導体システムに関する研究に向けた協業を推進していくことを明らかにした。

握手を交わす東大の五神真総長(左)とTSMC の劉徳音(マーク・リュウ)チェアマン

今回の取り組みは、東大が進めている産学共創の一環で、海外企業との初めての案件となる。同大五神真総長は、「トランジスタの発明が社会に変革をもたらした。その応用である通信技術は、サイバー空間とフィジカル空間を生み出し、その融合が今進みつつある。その結果、社会のさまざまな領域でデータ活用が進み、スマート化が進んでおり、経済的な価値はモノから無形のサービスへとシフトし、人類のあらゆる営みに不連続な変化をもたらしている。それは資本集約型の社会から、知識集約型の社会へのパラダイムシフトであり、これにはリアルタイムでのデータ活用が必要となってくる。日本ではSociety 5.0の実現に向け、さまざまな試みが進められているが、その実現には半導体は必要なもの。センサ、サーバは言うに及ばず、データ解析も複雑化が増す一方で、データセンターの電力消費量も増大。地球環境に負荷をかけずに、サイバー空間を持続可能なものにするためには、半導体の電力性能を向上させるための進歩が求められている。そこではナノテクや物性科学の粋を極めたものが求められる。それを実現していくためには、最先端の学理と技術を動因する必要がある。そのためにTSMCと東大が組んで、トップレベルの技術と学理の融合を図ろうというのが今回の取り組み」と説明する。

東京大学・TSMC先進半導体アライアンスの概要

この取り組みの中心となるのが2019年10月1日付けで設立された工学系研究科附属「システムデザイン研究センター『d.lab(ディーラボ)』」となる。母体となったのは「大規模集積システム設計教育研究センター(VDEC)」と呼ばれる組織で、1枚のウェハ上で複数のチップを製造するシャトルサービスを提供していたが、提供されるのが、0.8μm、0.18μm、65nm SOTB、28mn FD-SOIプロセスと、2019年時点でTSMCが提供する先端プロセスは7nmに達して、かなりプロセスとしては古い世代のものとなっていた。そこで、Society 5.0の実現のためにソリューションを構築する上で、自分たちのシステムに最適な低消費電力な半導体を作りたいというニーズ、いわゆるドメイン特化型システムの構築ニーズに対応することを目指し、組織を改変、d.labとして新たな活動を開始することとなった。

そのため、d.labでもシャトルサービスは継続され、今回のアライアンスにより、TSMCの先端ロジックプロセスにもアクセスすることが可能となった。また、チップ設計のためのプラットフォームとしても、TSMCのクラウドベースの設計ツール「Open Innovation Platform® Virtual Design Environment(OIP VDE)」が提供されるという。TSMCのVice President,Corporate Researchを務めるH.-S.Philip Wong氏は、「今回のアライアンスにより、東大が世界で初めてVDEを活用する大学となる」と説明。「将来的には、高校生でもチップのデザインを手軽に行い、それがしっかりと動作するシステムとして販売できる世界を作りたい。25年後には、そうやって個人でチップを設計し、TSMCに設計委託し、3Dプリンタなどを活用して作ったシステムがオンラインで販売される、といったことも可能になるかもしれない。この取り組みは、そうした新しい未来の第一歩となる」と、単に大学と企業が連携する、といった以上の意味があることを強調する。

d.labの概要とデザインハブとしてのイメージ

こうした構想を同大理事・副学長の藤井輝夫教授は「東京大学・TSMCゲートウェイ構想」と表現。東大がチップデザインのためのハブ(拠点)となり、さまざまなアイデアを持つ企業が、そのアイデアをチップとして具現化するためのシステムデザインをサポート。そうして設計されたチップをTSMCで試作を行うことを目指す「日本の新産業とTSMCを結び付ける役割」を担うとする。また、もう1つの役割として、ムーアの法則の継続(More Moore)にしろ、ムーアの法則から新たな方向性に進むにしろ(More than Moore)、半導体デバイスを製造するうえで、従来以上にさまざまな材料や物理法則を活用していくことが求められており、そうした先進的な半導体の実現に向けた共同研究も進めていくことも計画されているとい。

d.labが窓口となり、半導体設計に不慣れだがシステムの高付加価値化などを発揮したい企業であっても半導体の設計、製造が可能となるようにするのが1つの目的となっている。独自の半導体で差別化というのは、GoogleのTPUやMicrosoftなどの動きもありトレンドとなりつつあるが、単に差別化だけであれば、FPGAを活用するというのも手である。しかし、独自設計の半導体であれば、電力要求の部分まで手を入れられるので、低消費電力かつ高性能といったニーズに対応するといったことも考えられるようになる

すでに両者の間で共同シンポジウムが開催されたほか、今後はd.labに参加する研究室とTSMCの研究者やエンジニアなどが相互に行き来する関係構築なども期待できるとしている。さらに、その目標として、従来よりも1桁エネルギー効率を高めることや、開発効率の10倍向上(1/10の時間や人員)の実現などを掲げているとする。また、Wong氏も「次世代の半導体の製造を実現するためには、材料の特性の理解や原子スケールでの物理現象の理解など、膨大な努力が必要で、そうした基礎となる研究に取り組み、それを深く理解しないといけない」と今回の共同研究に意欲を見せており、今回のアライアンスの締結発表が、その第一歩であり、今後、この取り組みを通じて、多くの優秀な人材とアイデアを持つ日本という国から、多くの新たなサービスが生み出されてくることを期待するとしていた。

TSMCの目指すべき次世代半導体の姿の1つ。ロジックのダイの上に不揮発性メモリなどを積層して、データの移動を極力抑制(=消費する電力も抑えられる)させることで、高性能かつ低消費電力なSoCを実現しようというもの。この場合、それぞれのチップ間を接続するためのビア(縦孔)とそこに流し込む配線材料をどうするか、といった問題などが発生し、それにマッチした材料の探索からスタートすることとなる