GaN HEMTは、今日のシリコンに基づくソリューションより高いエンドツーエンド効率を達成するパワーコンバータを実証するための手段であり、サーバやクラウドデータセンター向けの80+規格、あるいはUSB PD対応の外部アダプタ向けのEU行動規範ティア2基準など、最も厳しい基準をはるかに上回ります。

従来のシリコンに基づくスイッチ技術は、高速かつ低損失のスイッチングにより理想に近い性能をアピールしてきました。GaNデバイスはさらに理想的ですが、そのままシリコンの置き換えとしては使用できません。この技術の潜在的なメリットを最大限に活かすためには、慎重な基板レイアウトとともに、外部の駆動回路をGaNデバイスに整合させる必要があります。

GaNスイッチとシリコンスイッチの比較

シリコン(Si)スイッチと比べると、効率の高さはエンハンスメントモードGaNの最も重要な潜在的メリットです。もう一方のデプレッションモードとは異なり、エンハンスメントモードGaNは、ノーマリーオフのデバイスであるため、デバイスをオンにするには正のゲート駆動電圧が必要です。エンハンスメントモードGaNの効率が高いのは、デバイスの容量が低いこととGaNは逆方向に電流を流すことができる(第3象限)が逆回復電荷はゼロであることに由来しており、これは「ハードスイッチング」のアプリケーションにおける主要なメリットです。

ゲート-ソース間およびゲート-ドレイン間の容量が低いため、総ゲート電荷量が低くなり、高速なゲートスイッチングとゲートドライバの低消費電力化が可能になります。また、出力容量が低いため、ターンオフ損失が低くなります。

しかし、実用上のGaN性能を損なう可能性があるその他の相違点として、ドレイン-ソース/ゲートアバランシェ耐量が無いこと、絶対最大ゲート電圧が比較的低くSi MOSFETが約+/-20Vであるのに対してGaNは通常+/-10Vしかないことです。

さらに、GaNのターンオンスレッショルド(VGTH)は約1.5Vですが、これはSi MOSFETの約3.5Vよりはるかに低い値です。外部の駆動回路および負荷回路によってソースとゲート電圧を確実に制御できれば、スイッチング周波数を数百kHz～MHzの領域に上昇させて高い効率を維持できるため、磁気部品やコンデンサを小型化して高い電力密度(W/in3)を達成できます。

性能の鍵となるGaNのゲート駆動

ゲート駆動電圧を絶対最大定格の範囲内に維持することだけが必要条件ではありません。最高速のスイッチングを実現するには、通常のGaNデバイスでは、過剰なゲート駆動電力を消費することなく、完全にエンハンスメント状態にするために約+5.2Vの最適なVG(ON)値まで駆動する必要があります。ドライバの電力PDは、次式で与えられます。

PD ＝ VSW・f・QGTOT

ここで、VSWはゲート電圧の全振幅、fはスイッチング周波数、QGTOTは全ゲート電荷です。GaNのゲートは実質的に容量性ですが、電力はゲートの有効直列抵抗とドライバで消費されます。そのため、特に周波数が非常に高い場合には、電圧振幅を最小限に維持することが重要です。QGTOTは、GaNでは通常数nCで、同等定格のSi-MOSFET値の10分の1程度であり、これがGaNが高速にスイッチングできる理由のひとつです。GaNデバイスは電荷で制御され、ナノクーロンのゲート電荷でナノ秒のスイッチングに対しては、ピーク電流はアンペアオーダーになるため、ドライバは正確な電圧を維持しながらこの電流を供給しなければなりません。

理論的には、GaNデバイスはVGS=0で確実にオフになりますが、現実には最良のゲートドライバでさえ、ゲートに直接0Vを印加しないことがあります。ゲート駆動のループに共通なソースに何らかの直列インダクタンスLが存在すると、VOPP=-L di/dtの式に従って逆向きの電圧VOPPがゲート駆動に発生し、ソースのdi/dtが高い場合には偽のターンオンが起こる可能性があります(図1)。

オフ状態のdV/dtによりデバイスの「ミラー」容量に電流が流れ、同一効果が生じる可能性がありますが、GaNではこの効果は無視できます。約-2Vあるいは-3Vの負のゲートオフ電圧を供給するソリューションがありますが、これはゲート駆動回路が複雑になるため、基板レイアウトを慎重に行ない、「ケルビン接続」を備えたデバイスを使用し、薄型のリードレスPQFNタイプなどでパッケージのインダクタンスを最小限に抑えることによって回避できます。

  • ON Semiconductor

    図1 ソースとゲート駆動回路に共通なインダクタンスによる過渡電圧の発生

ハイサイドゲート駆動の課題

GaNデバイスは、必ずしもすべてのトポロジに対して最適というわけではなく、ほとんどの「シングルエンド」フライバックおよびフォワードタイプなど、逆方向の伝導が発生せず、どんな小さな効率上のメリットよりもSi-MOSFETを超える余分なコストのほうが重要な場合には適していません。

しかし、トーテムポールブリッジレスPFC、LLCコンバータ、およびアクティブクランプ・フライバックなどの「ハーフブリッジ」は、ハードスイッチングかソフトスイッチングかにかかわらず、GaNの特性に適したトポロジです。

これらのトポロジはすべて、ソースがスイッチングノードである「ハイサイド」スイッチを備えているため、ゲート駆動はナノ秒単位のエッジを持つ高電圧かつ高周波の波形によってグランドからオフセットされています。このゲート駆動信号は、システムグランドを基準とするコントローラから送出されるため、ハイサイドドライバは通常450V以上の適切な耐圧定格を備えたレベルシフタを内蔵していなければなりません。

ハイサイド駆動には、通常ブートストラップダイオードとコンデンサの回路網を備え、スイッチングノードを基準とする低電圧電源レールを生成する手段も必要です。スイッチング波形のdV/dtによりドライバがストレスを受けますが、GaNの場合はその値が100V/nsを超える可能性があります。これによって変位電流が誘起され、ドライバを通じてグランドに流れ、直列抵抗と接続インダクタンスの両端に過渡電圧が発生し、影響を受けやすい差動のゲート駆動電圧を乱す可能性があります。そのため、ドライバは強いdV/dt耐性を備えている必要があります。

破壊につながる「シュートスルー」に対する耐性と効率を最大化するには、ハーフブリッジのハイサイドとローサードのデバイスを、デッドタイムを最小限に抑えながら決してオーバーラップすることがないように駆動する必要があります。したがって、ハイサイドおよびローサードのドライバを適切に制御して伝搬遅延を一致させる必要があります。

ローサイドに対しては、ドライバのグランドはスイッチのソースに直接接続し、ケルビン接続で共通インダクタンスの発生を回避する必要があります。ドライバにも信号グランドがあるため、この点への接続が最適とはいえず、この方法が問題となる可能性があります。このため、ローサイドドライバには、電源と信号のグランドを分離するためのアイソレーションあるいはある程度のコモンモード電圧耐性を備えた何らかの方法を装備することもできます。

GaNドライバに必要な安全アイソレーション

低電圧アプリケーションが増えているとはいえ、デバイスとドライバの両方に600V以上の高い電圧定格を必要とするオフラインアプリケーションに対しては、現在エンハンスメントモードのGaNデバイスが最大の注目を集めています。通信インタフェースを介して、人がアクセス可能な接続を備えたコントローラでドライバの入力信号を生成する場合、このドライバには関連規定に適合した安全なアイソレーションが必要となります。これは適切なアイソレーション電圧を有する高速信号ガルバニックアイソレータによって実現できます。AC-DCコンバータでは多くの場合、コントローラ回路を「一次基準」とすることがよくありますが、これらの構成ではドライバの信号エッジレートとハイサイドおよびローサイドのマッチングが問題となります。

アプリケーション事例 - 「アクティブクランプ・フライバック」

これはアクティブクランプフライバックトポロジの一例(図2)で、ハイサイドスイッチを用いてコンバータのトランスの漏れインダクタンスからエネルギーを再循環し電源に戻します。

「スナバ」やハードツェナークランプによる方法と比べ、45W～150Wの低電力アプリケーション向け回路では、効率が高く、EMIは良好で、ドレイン波形がクリーンです。代表的なアプリケーションには、USB PD対応の携帯電話やノートPC用のトラベルアダプタ、組み込み電源などがあります。

  • ON Semiconductor

    図2 GaNに基づくアクティブクランプ・フライバックコンバータの概要

図2に、オン・セミコンダクターの専用GaNゲートドライバ「NCP51820」を、アクティブクランプ・フライバックコントローラ「NCP1568」(詳細は省略)とともに示します。このドライバは、ハイサイド、ローサイドともにレギュレートされた、エンハンスメントモードGaNに最適な+5.2V振幅のゲートドライバを備えています。

ハイサイドに-3.5V～+650V、ローサイドに-3.5～+3.5Vのコモンモード電圧範囲、および200V/nsのdv/dt耐性も備えており、これらは先進のジャンクションアイソレーション技術により可能となりました。ローサイド駆動用にレベルシフタを備えているため、ローサイドデバイスのソースに電流検出抵抗がある場合は、容易にケルビン接続ができます。ドライバ波形の立ち上がり、立ち下がり時間は1ns、最大伝搬遅延は50nsで、ハイサイドとローサイドには独立したソースおよびシンク出力があるため、ゲート駆動のエッジを調整してEMIと効率のバランスを最適化することができます。このトポロジにおいて、ハイサイドおよびローサイドの駆動はオーバーラップしませんが、異なるパルス幅を備えているためNCP1568デバイスによって制御されるドレインクランプやゼロ電圧スイッチングを用いた電力変換やレギュレーションを実現できます。