リコー、機械学習を高速・低消費電力化する回路アーキテクチャを開発

リコーは12月26日、人工知能(AI)の学習方法の1つである機械学習における「Gradient Boosting Decision Tree(GBDT:勾配ブースティング決定木)モデルの学習を高速かつ低消費電力化することを可能とする回路アーキテクチャを開発したことを発表した。

同成果は、同社研究開発本部リコーICT研究所の研究グループによるもので、詳細は米コーネル大学が運営する論文投稿サイト「arXiv.org」に掲載された。

実際に、同回路アーキテクチャをXilinxのFPGA(Virtex UltraScale+)に実装して性能検証を行なったところ、CPU/GPUを用いた一般的なソフトウェアライブラリと比べて最大259倍の学習高速化を実現したほか、モデル学習の電力効率もGPU/CPUに比較して最大1105倍を達成。これらにより、リコーでは同アーキテクチャをエッジでの活用につなげることが期待できるとしている。

GBDTモデルの学習が可能な回路アーキテクチャのイメージ

具体的には、GBDTは、データベースなどで構造化された大量データの学習に高い性能を発揮することから、オンライン広告のリアルタイムビディング、EコマースでのリコメンデーションなどのWeb分野、コンピュータによる株式の高頻度取引などの金融分野、サイバー攻撃の検出などのセキュリティ分野、ロボティクスなどの分野での活用が考えられるとしている。