NECは9月7日、同社の金属原子移動型スイッチ技術「NanoBridge(NB)」を応用した書き換え可能なLSI(NB-FPGA)向けに、性能を事前に予測することで、設計時間を1/10に短縮し、従来のFPGAと同等レベルの設計時間を実現することを可能とするLSI設計技術を開発したと発表した。

同成果の詳細は、9月8日から11日まで開催されている「電子情報通信学会ソサイエティ大会」において、10日に発表された。

これまでNB-FPGAでは、書き込まれた回路が正しく動作するものであっても、その動作周波数が想定外に遅くなる場合があったという。今回、そうした動作周波数を正確に予測することを目指し、100万種類に及ぶ基本回路部品を、出現率の高さなどから、45種類の基本セルと、28種類の補正セルに限定。これにより、遅延時間の予測精度を落とさずに、少ない回路部品で回路全体の遅延時間を計算することを可能にしたとのことで、その結果、書き込まれる論理回路の遅延時間が、動作電圧・温度の広範囲で、正確に把握できるようになり、実際に書き込む前に、回路の遅延箇所の修正や遅延時間の検証を繰り返し行って最適化することが可能になったという。

また、実測された抵抗値を用いた静的電流シミュレーションの採用により、実測値を再現できることも判明。上述の動作周波数予測ツールから副次的に得られる動的電流と静的電流から消費電力が算出可能であるため、事前にNB-FPGA全体の消費電力を正確に予測することも可能となったとしており、これらを組み合わせることで、設計時間を1/10に短縮し、従来のFPGAと同等レベルの設計時間を実現することができるようになったとする。

なお今後は、NEDO/エネルギー・環境新技術先導プログラム「制御高度化により自動車等を省エネルギー化する低レイテンシコンピューティングの研究」において、東京大学・稲葉教授と共同で、NB-FPGAをロボットのモータ制御などへ適用する予定としている。