ルネサス、従来技術比で500倍以上のソフトエラー耐性を実現したSRAMを発表

ルネサス エレクトロニクスは、同社の低消費電力SRAM「Advanced Low Power SRAM(Advanced LP SRAM)」として、110nmプロセスの採用とメモリセルへの独自技術の採用により、一般的なフルCMOS型メモリセルと比べて500倍以上のソフトエラー耐性を実現した16Mビット品「RMLV1616Aシリーズ」および32Mビット品「RMWV3216Aシリーズ」を開発したと発表した。

これらの製品は、メモリセルの記憶ノードにスタックトキャパシタを付加することで、ソフトエラーの発生そのものを抑制する構造的対策を講じることで、実質ソフトエラーフリーを実現した。また、SRAMセルのロードトランジスタ(Pチャネル)をpoly-Si TFTで形成し、シリコン基板上に形成されたNチャネルMOSトランジスタの上層に積層することで、下地のシリコン基板上にNチャネルMOSトランジスタのみを形成。これによりメモリ領域内での寄生サイリスタ構造が存在しないこととなり、原理的にラッチアップが発生しない構造を実現したとする。

さらに、待機時(スタンバイ)電流は、従来製品比で1/2以下となる16Mビット品で0.5μA(Typical)、32Mビット品で1μA(Typical)を実現しており、バックアップ電池の長寿命化を実現したほか、データ保持時の最小電源電圧も1.5Vとなっているため、バッテリでデータを保持するユーザシステムの設計容易化を可能としている。

なお16Mビット品は48ball FBGA、48pin TSOP、52pin μTSOP(II)の3パッケージをラインアップしているほか、32Mビット品は48ball FBGAパッケージで提供される。2シリーズともに9月よりサンプル出荷を開始する予定で、サンプル価格は16Mビット品で1800円(税別)、32Mビット品で3400円(同)としている。また、量産出荷は10月より順次行っていく計画としている。