新たな厳しいアプリケーション要件を満たすためにMOSFETの性能を向上 - パワー半導体の進歩がもたらす次世代パワーシステムへのアプローチ法

いまや私たちの日常生活は、あらゆる形式のエレクトロニクス機器に頼り切っています。しかしその先にある世界のエネルギー消費、そしてそれが招く化石燃料の枯渇、環境への影響(二酸化酸素の排出など)、そして光熱費の増大が懸念されています。消費者の意識の高まり、法的対策の積極的導入(EnergyStarなど)、加えてOEMの性能テストロードマップが合わさり、パワー半導体メーカーは厳しいプレッシャーにさらされています。そのため、次世代のパワーシステムは、数多くの好ましい属性を備えたコンポーネントで構成される必要があります。

性能向上の重要な推進力となっている要因

現在、MOSFETの開発を特徴づけている大きな要因は2つあります。まず、サーバメーカーからハイエンドの処理が求められています。ラックに収納されるマイクロプロセッサの電力の需要と密度は高まり、電力消費、占有面積、熱管理など克服すべき課題をもたらしています。対照的に、コンピューティング分野の大きな課題は、もはや処理能力ではありません。コンピュータ・プラットフォームが、大型のデスクトップPCからタブレットやスマートフォンなど軽量でかさばらない携帯型製品へ移行したため、顧客に対する重要なセールスポイントにはならないのです。コンピューティング分野におけるパワーシステムの基準は変化し、バッテリー寿命とシステムのコンパクトさの優先度が高まっています。これらのパワーシステムでは、省スペースで小型の磁気・受動コンポーネントを利用できるように、スイッチング周波数を上げる必要があります。

MOSFETの仕様に影響を与える主な要因

アプリケーションレベルの要因を明らかにしたところで、それがコンポーネントの仕様にどのように影響するのでしょうか。パワーシステムのMOSFETの仕様において精査すべきパラメータとして、主に下記の3つがあります。

1. オン抵抗(RDS_ON):RDS_ONは、MOSFETの導通損失の削減に不可欠であり、できるだけ低く抑えなくてはなりません。
2. 性能指標(FOM):FOMは、RDS_ON×Q_G(トータルゲート電荷)により定義されます。MOSFETのスイッチングおよび導通損失の指標となるため、使用すべきコンポーネントを判断する際の重要な選択基準の1つとして利用されます。
3. スイッチング性能:スイッチング損失は、MOSFETのスイッチング特性が優れているほど低くなります。スイッチング周波数が高くなる中で、今後数年間でさらに重要性を増すでしょう。

MOSFETの設計および意味合い

1980年代にMOSFETが一般的に用いられるようになり、その後の数十年間でデバイスの製造方法や性能は大きく変化しました。さまざまな理由がありますが、先に述べた多種多様なアプリケーションで用いられているMOSFETの場合、稼働中であってもなくても、できる限り電力消費を減らす必要があるため、RDS_ON低く抑えることは、基本的な目標の1つとなります。変換効率が非常に高いというのは、ダイサイズが小さいのと同じく大きなプラスとなります。というのは、携帯型の製品やサーバの導入においては基板のスペースが重要になるためです。問題は、この「要望される性能」をコンポーネント・レベルでどのように達成するかです。

MOSFETの設計は、2つの基本的な要素に分類できます。以前であれば、コンポーネントメーカーは片方をうまく達成し、もう片方は後付けで処理して乗り切ることができました。しかし今ではこの2つの要素を同程度重視し、両方に取り組む必要があります。

1. プロセス技術 - 10年前、CPUの駆動に必要な電流は一般的に約10Aでしたが、今では100Aにも及びます。つまり、フォームファクタと熱の放射レベルを抑えるためだけに、RDS_ONを1桁低減する必要がありました。低減しなければ電子機器のサイズはもっと大きく、コストも高くなっていたでしょう。また、MOSFETの全体的なスイッチング性能は、キャパシタンスの低減により向上することができます。継続的に新しい半導体プロセスを開発することにより、OEMが必要とするRDS_ONとキャパシタンスの低減を実現できました。この先半導体の小型化に対応するためには、このような改善はスケーラブルである必要があります。シールドゲートトレンチ・トポロジーの到来により、スイッチングのオーバーシュートを最小限に抑え、RDS_ONの低下を補う機能を実現し、半導体業界は技術の流れを先取りできています。先に述べたように、スイッチング周波数が高くなることによりオーバーシュートの問題は大きくなりつつあるため、このトポロジーで影響を抑えることができれば大きな利点となります。
2. パッケージ技術 - パワーMOSFETパッケージの配線抵抗および熱抵抗を抑えるためには、多大な努力を払わなければなりません。配線抵抗は、ダイのRDS_ONレベルに配慮して最小限に抑える必要がありますが、mΩ以下のRDS_ONレベルに近づいている状態ではなおさらです。そうでなければシリコン性能の向上の価値がなくなります。内部配線抵抗をトータルRDS_ONの数パーセントに抑える主な手段として、ワイヤボンディグの代わりにクリップボンディングが使われています。表面実装パッケージの下面のパッドは、重要な低抵抗の放熱経路を提供します。現在では、熱抵抗をパッケージの上部に抑え、そこからヒートシンクを実現した表面実装パッケージが作られています。このパッケージは、PCBが効果的なヒートシンクとならない場合に重要です。半導体技術により強力な性能特性が実現しても、パッケージの完成度の低さが原因でそれを発揮できないとあれば、問題です。

長年にわたるダイサイズの継続的な縮小により、TO220などのリードパワー・パッケージからシングルMOSFETの表面実装パッケージ、そして今やデュアルパッケージへの移行が進んでいます。現在、MOSFETのハイパワーフェーズのペアは、5mm×6mmパッケージで入手可能です。内部配線抵抗とインダクタンスの削減により性能が向上しています。また、図2に示されているように、スペースが最重要な状況において設計者に大きな利点をもたらします。

導通損失特性とスイッチング効率の最適なバランスを実現したMOSFETの仕様は、最終製品の開発に不可欠になるでしょう。最新の半導体プロセスとパッケージ技術の利用により、損失を最小限に抑え、システム設計によるエネルギーの放散を削減することで、熱管理のメカニズムに必要なスペースを減らすことができました。つまり、最終製品において、スマートで扱いやすいフォームファクタを使用できます。また、システムの信頼性の向上と長寿命が確保されます。

結論としては、MOSFETスイッチングの動作に伴う損失を抑え、変換効率を向上させると同時にRDS_ONを低減する効果的な方法を、引き続き調査・導入する必要があります。技術の進歩により、スイッチング回路に関わるRDS_ONとキャパシタンスを低減できるプロセスが可能になりつつあります。その結果、よりコンパクトな受動コンポーネントを組み込んで、高いスイッチング周波数を利用できるようになり、PCB面積とスイッチング性能特性の両方が改善されます。ただし最終的にダイサイズが小さくなるため、内部配線や熱管理に対するアプローチを再び大きく変えていくことが必要です。

著者紹介

Wharton McDaniel(ウォートン・マクダニエル)
ON Semiconductor
パワーMOSFET事業部
プロダクト・マーケティング・マネージャ
モータ業界にてBLDCモータとドライバの設計に従事した後、半導体業界で20年以上の経験をもつ。ON Semiconductor入社前は Vishay Siliconixでアプリケーション・エンジニアリング・マネージャ、マーケット・ディベロップメント・マネージャを勤めた。Vanderbilt(ヴァンダービルト)大学で電気工学修士(BSEE)を取得。