Cypress Semiconductorは2月17日(米国時間)、既存の8/16ビットプラットフォームの置き換えに最適な32ビットARM Cortex-M0コアを実装した「PSoC 4 M」シリーズを発表した。

同シリーズは、定評のある「PSoC 4」アーキテクチャを拡張し、32ビットARM Cortex-M0コアに、さらに多くのプログラマブルなアナログおよびデジタルブロックをはじめ、128KBのフラッシュメモリ、ダイレクトメモリアクセスコントローラ、デュアルコントロールエリアネットワーク(CAN)インタフェース、55個の汎用I/Oを実装しており、既存の8/16ビットアプリケーションの置き換えに最適なソリューションである。さらに、柔軟なPSoCアーキテクチャの適応範囲を、家電製品や車載アプリケーション、システム管理制御アプリケーションなど、広範なセンサベースシステムにまで拡張する。

具体的には、8つのタイマ/カウンタ/PWMブロックや、4つのシリアル通信ブロック、4つのUniversal Digital Block(2つのプログラマブルロジックデバイスやプログラマブルデータパス、ステータスレジスタ、コントロールレジスタからなる独自のプログラマブルデジタルブロック)を含む、合計16個のプログラマブルデジタルブロックを提供する。プログラマブルデジタルブロックは、コプロセッサを実装することによって、従来は8ビットおよび16ビットプラットフォームでのみ利用可能だった内蔵ARM Cortex-M0コアを、計算量の多いタスクから負荷を軽減できる。さらに、プログラマブルハードウェアブロックを使用して、パルス密度変調マイクロフォンや、既存のマイコンベンダから提供される新しいシリコンプラットフォームの使用が必須だったUSB Type-Cコンフィグレーションチャネルプロトコルなど、最新またはカスタムのシリアル通信インタフェースを実装することができる。

さらに、高度なコンフィグレーションが可能なオペアンプを4つ、電流出力D/Aコンバータ(IDAC)を4つ、低消費電力コンパレータを2つ、12ビットSAR A/Dコンバータ(ADC)、およびCapSense静電容量式タッチセンシングブロックをそれぞれ1つ、合計12個のプログラマブル アナログブロックを提供する。プログラマブルアナログブロックによって、オンチップカスタムアナログフロントエンドを設計し、製品コストやサイズ、消費電力を維持したままウェアラブルデバイス向けセンサなどの新しい最終製品の開発が行えるようになる。また、独自のCapSense静電容量式タッチセンシングテクノロジは、近接センシングや耐水性などの高度なユーザーインタフェース性能を付加できるようにする。

なお、パッケージは48/64ピンTQFP、68ピンQFN。現在サンプル出荷中で、2015年第2四半期に量産を開始する予定。

既存の8/16ビットプラットフォームの置き換えに最適な「PSoC 4 M」シリーズ