ルネサス エレクトロニクスは12月16日、16nm世代プロセス以降の車載情報機器用SoC向けに新しい回路技術を開発した。

詳細は、12月15～17日に米国サンフランシスコで開催される国際会議「2014 International Electron Devices Meeting(IEDM 2014)」にて発表される。

半導体プロセスの微細化とともにデバイス素子のばらつきが増大することで、デバイスの下限動作電圧が悪化する傾向があり、その対策として回路を工夫する技術(アシスト回路)が導入されている。従来は、読み出し動作時の安定動作を確保するため、アクセス時にワード線の電圧をわずかに下げる工夫をしていた。しかし、この方式では、書き込み時の動作マージンの悪化や、読み出し速度が著しく低下するなどの課題があった。そこで、FinFETの特徴を生かし、これまでとは逆にワード線電圧をわずかに昇圧し、読み出し時と書き込み時でそのパルス幅を変えるというアシスト回路方式を採用した。これにより、読み出し時と書き込み時の動作マージンを確保しつつ、高速な読み出し動作を実現した。

また、新しいFinFETでは、これまでのプレーナ型MOSFETとは異なる素子ばらつきがある。例えば、アレイ状に並んだメモリセルの中央部と端部で、読み出し動作時にビット線を流れる電流にオフセットが生じることで電流差が発生し、読み出し時のセンスアンプマージンが確保できず、デバイスが誤動作する可能性がある。このため、この電流差を十分に考慮したマージン設計を行う必要がある。そこで、この電流オフセットを試作したテストチップで実測することで定量的に確認した。さらに、この実測結果から最適な動作マージンを確保できるように回路の微調整を行った。

そして今回、SoCに搭載されるCPUやリアルタイム画像処理ブロックのキャッシュメモリとして、同回路技術を採用したSRAMを最先端16nmプロセスで試作した。その結果、0.7Vの低電圧条件にて、641ピコ秒の高速動作を確認したという。

今後、同技術が将来の先進運転支援システムや自動運転に求められるリアルタイム画像処理の性能向上に大きく貢献することが期待できるとコメントしている。