Cadence Design Systemsは7月17日(米国時間)、ソフトウェア開発効率向上のため、ラピッドプロトタイピングプラットフォーム「Protium」の追加と、検証コンピューティングプラットフォーム「Palladium XP II」でのIEEE 1801低消費電力標準への対応によって、System Development Suiteを拡充したと発表した。
今回の拡充により、ソフトウェアの早い立ち上げや消費電力の削減といった設計上の重要な課題に効率よく対処できるようになる。具体的には、XilinxのFPGA「Virtex-7 2000T」で構築された「Protium」プラットフォームは、同社のソフトウェア開発向け第2世代FPGAプロトタイピングプラットフォームで、プロトタイプの立ち上げ時間を競合ソリューションと比較して最大70%削減し、何ヶ月もかかっていた工程を数週間に短縮することによって生産性を向上させる。また、「Palladium」とフロー互換性を持ち、従来の4倍となる1億ゲートに対応回路規模を拡大した。
また、完全自動とユーザー指定の両方の性能最適化が可能であり、ソフトウェア開発や高速なリグレッションに効果を発揮する。さらに、自動のメモリコンパイル、外部バルクメモリへの対応、フロー全体を通じたRTL名の保持にも対応し、煩わしくて誤りを誘発するような手操作でのFPGA立ち上げの手間を最小化することによって、市場投入期間を短縮する。
この他、低消費電力の解析や検証は、システムとSoCサインオフ条件の主要な部分であるため、「Palladium XP II」プラットフォームでのDynamic Power Analysisで、Common Power Format(CPF)に加え、IEEE 1801標準での検証およびデバッグへの対応を追加した。System Development Suiteは、Incisiveのフォーマルおよびシミュレーションプラットフォームと「Palladium」プラットフォーム間で、CPFやIEEE 1801のいずれかの電力標準を使う技術者のために、共通した電力プランとメトリクスを使用した一貫性のある統合低消費電力フローを提供する。