「第2回 ノーマリオフ コンピューティングシンポジウム」において、ロームの藤森敬和氏が、同社の目指す低電力のヘルスモニタ機器の研究開発状況を発表した。高齢化が進み要介護者が増えるが、これを低減するためには、脳卒中などの生活習慣病を予防することが重要であり、そのためには生活習慣を計測することが重要であるという。
しかし、現在の機器は220mAhの500円玉程度のサイズのCR2032電池を必要とし、サイズが大きく違和感がある。付けていることを忘れるレベルにするためには、10mAh程度の微小な電池で、2週間の連続計測を可能にする必要があるという。そのためには、消費する電源電流は30μA以下にすることが必要である。
図1 生活習慣の2週間の連続計測をおこなうためには、10mAh程度の微小な電池で装置を小型化し、電源電流を30μA以下に抑える必要がある。(この記事のすべての図は、ローム藤森氏の発表スライドからの抜粋) |
図2に示すように、生体情報を計測するLSIは、電極からの信号を増幅するアナログ回路、それをデジタル変換するAD変換器、データを処理するDSP、そして全体を制御するマイコン、データをバッファするメモリ、計測結果を送る無線の送受信回路から構成されている。その中で電力消費が大きいのは、(1)通信、(2)アナログ回路、(3)メモリ、(4)ロジックであるという。
生体データのロギングであるが、心電図、心拍、血圧などの計測は1k Sample/s以下、運動や睡眠、食事などの生活習慣データは1秒以上の間隔での測定で十分である。
ロームは、このような生体情報計測LSIの消費電力を減らすための基本方針を図3のように定めた。
通信については非常に近距離の通信で良いので、パッシブなNFC通信を使い消費電力を減らし、あわせて、ノード内でのデータ処理で通信量を圧縮する。消費電力の大きいアナログ回路は、出来る限りデジタル化してノーマリオフ技術を適用する。デジタル化できないアナログ回路のノーマリオフ化で電力を下げる。
メモリは不揮発性メモリを使いノーマリオフ化する。しかし、ロームはSTT-MRAMではなく、自社の得意な強誘電体を使うFeRAMを使っている。そして、それ以外のロジック部もノーマリオフ化して消費電力を減らすという作戦である。
FeRAMはDRAMセルの記憶キャパシタに強誘電体を使い、電圧を除いても誘電分極で状態を保持するメモリであり、Suicaなどの乗車カードにも使われている。
現代ではNAND Flash全盛の感があるが、FeRAMは1兆回というFlashに比べて圧倒的に書き換え可能回数が多く、アクセスタイも150ns程度とミリ秒に近いFlashと比べると圧倒的に高速である。また、大きなブロック単位での消去、書き換えが必要なFlashは1バイトの書き込みでも、例えば32kBブロックの書き込みが必要で、35mW程度を必要とするのに対して、ランダムアクセスのFeRAMは0.2mWで書き込みができる。もちろん、密度の点ではFlashが優れているが、生体情報計測LSIではそれほど大きなメモリ容量は必要ない。
ロームは、図5に示すように、このFeRAMをロジック部分のFFにも組み込み、電源をオフにしても強誘電体のキャパシタで状態を保持し、電源をオンにするとすべてのFFの状態が元に戻る不揮発性ロジックを実現している。これで、ロジック部も粒度の細かい電源のオン、オフができる。
従来技術で作った生体情報計測LSIは、200μA程度の電源電流を必要とし、そのうちの135μA程度を心拍センサが消費し、35μA程度を加速度センサが消費していた。心拍センサは心電波形のノイズの影響を受けやすく、ノイズの除去処理が必要であったが、心電波形の自己相関を計算し、相関係数が最大になる時間シフト量を計算して心拍を求めるという方法を考案し、135μAの電源電流を6.7μAに低減した。
また、FeRAMを動作させるための特殊な電源電圧を作る回路や、周辺回路のスタンバイ時の消費電力が大きいので、図7に示すように、これらの回路もノーマリオフ化を徹底している。
このような技術を用いて、昨年度の中間報告時に開発したLSIは。130nmプロセスを使い、チップサイズは6.9mm角で、CortexM0コントローラ以外の部分は32kHzで動作させ。心拍計測時の消費電流は12.7μAという結果を得た。
なお、データロギング用のFeRAMメモリは64kBで、Cortex M0の64kBのメモリはSRAMである。
これらの技術を適用した結果、図9に示すように、従来技術では200μAであった消費電流を38μAまで低減することができたが、最終目標の10μAの実現には、MCUのアクティブ電力の低減が必要であるという。
そのため、図10のような、通常の情報記憶とアクセスはSRAMを使い、電源をオフするときには強誘電体キャパシタに情報を記憶させ、電源をオンする時に、情報を強誘電体キャパシタから読み出してSRAMに復元する6T4Cの記憶セルを開発している。
通常の6TのSRAMと比べると4個の誘電体キャパシタの追加が必要であるが、通常のアクセスは6T SRAMに対して行われるので、アクティブ電力を低減できる。
このシャドウメモリをMCUのメモリに適用し、最終目標の20μA以下の電源電流を実現する予定である。