Altera、Intel 14nmプロセスを用いたFPGAテストチップによる各種試験を開始

Alteraは4月23日(米国時間)、Intelの14nm トライゲートプロセスを採用したFPGAテストチップのデモを実施したことを発表した。

同テストチップには、14nmプロセスFPGA/SoCである「Stratix 10」に用いられるトランシーバ、ミクスド・シグナルIP、およびデジタル・ロジックなどの主要IPコンポーネントが組み込まれており、これを用いて各種IPなどの性能を製品設計完了前に行うことで、ロールアウトにおけるリスクを回避することが可能になると同社は説明しており、すでに高速トランシーバ回路、デジタル・ロジック、およびハードIPブロックに関して、複数のテストチップを用いて、良好な結果を得ているとする。

なおStratix 10は最大1GHzのコア動作性能を持つFPGAで、400万ロジックエレメント(LE)に相当するロジックが集積されており、ハード化された単精度小数点DSPを活用することで10TFlopsの演算性能を活用することが可能だ。また、28Gbpsバックプレーン対応トランシーバと56Gbpsトランシーバへのパスが提供されており、次世代の高速通信に対応することが可能となっている。