AlteraとTaiwan Semiconductor Manufacturing(TSMC)は4月21日、TSMCのファインピッチカッパーバンプパッケージ技術を、Alteraの20nm FPGA/SoC「Arria 10」に採用したと発表した。

TSMCのファインピッチカッパーバンプパッケージ技術は、高性能FPGA製品が要件とする高いバンプカウントを実現。また、バンプ接合部分における長疲労寿命、エレクトロマイグレーションの改善、超低誘電率(ELK)層における低ストレスなど、高度シリコン技術の応用にかかせない重要な特徴を備える。

Alteraは、TSMCの20nm SoCプロセスとファインピッチカッパーバンプパッケージ技術を採用したFPGA「Arria 10」の出荷を完了している。FPGA/SoC「Arria 10」は、1つのモノリシックダイの集積度が高く、従来の28nm「Arria」ファミリに比べて消費電力を40%低減している。

カッパーバンプパッケージ技術は拡張性が高く、大きなダイサイズと小さなバンプピッチを特徴とする製品に最適という。また、TSMCのDFM/DFR技術は、幅広い組立プロセスウィンドウ向けにパッケージデザインや構造を調整し、信頼性を向上させる。同技術による製品レベルの歩留りは99.8%以上としている。