Cadence Design SystemsとGLOBALFOUNDRIES(GF)は3月12日(米国時間)、ARM Cortex-A12プロセッサを搭載したクアッドコアテストチップをテープアウトしたと発表した。

同テストチップは、一般的なモバイル機器の消費電力とチップ面積の範囲内でありながら、最大で2.0GHzの周波数で動作することを目標にしたもので、Candenceのツールフローを使用して、GFの28nm-SLP(Super Low Power 28nm)プロセスで設計された。また、28nm-SLPプロセスが提供する最大性能を活用するため、ARM POPテクノロジを組み込んでいる。

Cortex-A12プロセッサは、業界で汎用的に使用されているARM Cortex-A9の後継機で、Cortex-A9と同等の消費電力のまま、性能を40%向上させている。今回のテープアウトの成功は、スマートフォンやタブレット端末などのモバイル機器にCortex-A12を搭載するための大きな前進といえるとコメントしている。

同テストチップの設計には、「Encounter RTL Compiler」、「Encounter RTL Compiler with Physical」、「Encounter Digital Implementation System」および「Encounter Conformal Equivalence Checker」を含むRTLからサインオフまでを網羅したCadenceのデジタルインプリメンテーションフローが使用された。また、サインオフツールとして、「Cadence QRC Extraction」、「Tempus Timing Signoff Solution」および「Cadence Physical Verification System」が使用され、最終サインオフを完了させた。RTLが完成してから15週間でテープアウトできたという。

GFの28nm-SLP技術は、次世代のスマートモバイル用デバイスに最適で、より高速な処理スピード、小型化、待ち受け時の低消費電力、および長時間のバッテリー寿命などを実現する設計が可能となる。同技術は、GFのHigh-K Metal Gate (HKMG)への「Gate First」アプローチをベースとしている。これにより、モバイル機器市場向けに優れた性能、電力効率、および低コストのソリューションを提供する。

POPには、特定のARMコアおよびファウンドリのプロセス技術向けにチューニングされたフィジカルIPロジックライブラリARM Artisanおよびメモリインスタンスが含まれている。さらに、プロセッサの実装において、ARMが達成した詳細な条件と結果を記録する総合的なベンチマーキングレポート、POP実装上のノウハウを記したユーザーガイド、フロアプランガイドおよび実行スクリプトから構成されている。POP IPは、Cortex-AプロセッサシリーズCPUやMali GPU製品向けに、40nm～28nmプロセスまで使用することができる。さらに今後、14nmプロセスまでの開発が予定されている。