Alteraは1月27日(米国時間)、FPGAおよびSoCの高速シリアル・トランシーバの評価を効率化できる分析ツール「「JNEye リンク分析ツール」の提供を開始し、同社の検証およびボード・レベル・デザイン・ツール群を補完したことを発表した。
同社のGeneration 10製品に最適化された同ツールは、タイム・ドメイン波形ベース・シミュレータの精度と統計リンク・シミュレータの迅速性を兼ね備えており、プロセス、電圧、および温度(PVT)の変動を正確に考慮するデバイス特性評価モデルを統合したハイブリッド・モデリング手法を実現することが可能。
また、同社のFPGAおよびほかのトランスミッタまたはレシーバとの間のシリアル・リンクを評価することができるほか、IBIS-AMIデバイス・モデルとのリンク・シミュレーションをサポートしているため、設計者は目標のビットエラーレートに対して最適化されたトランスミッタおよびレシーバのイコライゼーション設定を迅速に得ることができるようになるという。
なお同ツールは、同社が提供する開発ソフトウェア環境「Quartus II」の検証およびボードレベル設計ツール群の一部であり、利用には「Quartus II バージョン13.1」 のサブスクリプション・エディションのライセンスを必要となる。同エディションのライセンス費用は年間2995ドル(ノード・ロック PCライセンス時)で、同社のeStoreにて購入することが可能だ。