Alteraは1月23日(米国時間)、最新のJEDEC JESD204B規格を使用するシステムにおいて、FPGAと高速データコンバータの統合を容易に実行できるよう設計された、広範なJESD204Bソリューションを発表した。

同JESD204Bソリューションには、IPコア、リファレンスデザイン、開発ボード、最新のデータコンバータとのインタオペラビリティレポートが含まれている。この包括的なリソースを含むJESD204Bにより、JESD204B準拠のシリアルインタフェースの開発にすぐ着手できる他、自社システムの電力および性能要件に最適なFPGAおよびデータコンバータを選択できる柔軟性が享受できるという。

JESD204Bは、FPGAをA/Dコンバータ(ADC)およびD/Aコンバータ(DAC)と統合する際の回路基板設計を大幅に簡素化する。Alteraは、Analog Devices、Texas Instruments(TI)など、主要なデータコンバータメーカーの製品とのデバイス互換性を検証し、さらに、その他のデータコンバータメーカーの製品とのインタオペラビリティの検証を進めることで、自社製品の拡充に努めているという。JESD204Bソリューションは、高性能FPGA「Stratix V」、ミッドレンジFPGA/SoC「Arria V」、低消費電力・低コストFPGA/SoC「Cyclone V」を含む最新の28nm製品群をサポートしている。同社のIPコアは、最新のJESD204B規格に準拠しており、最大12.5Gbpsで動作する。

また、AlteraはWebサイト上に、主要ベンダより提供されているデータコンバータの検証および選定を容易にするJESD204Bリソースセンターを開設している。これを通じて、JESD204Bソリューションの詳細情報を入手し、JESD204B IPをダウンロード、検証できる他、デバイスインタオペラビリティレポート、キャラクタライゼーションレポート、およびダウンロードリファレンスデザインを閲覧することができる。また、JESD204Bリファレンスセンター内では、セットアップ方法や多数のシステムで使用されているハードウェアについて説明しているデモ動画も提供されている。さらに、高速シリアルI/Oや関連ツールに慣れ親しむための無償の技術トレーニングモジュールも提供されている。

なお、実証済のIP、リファレンスデザイン、および開発キットを含むJESD204Bソリューションはすでに提供を開始している。JESD204B IPは、Webサイトよりダウンロード可能で、無償で評価できる。