FSL、28nmのSoC開発において集積度向上などが図れる新設計手法を開発

富士通セミコンダクター(FSL)は11月19日、28nmなどの先端テクノロジを採用したSoC開発において、集積度の向上と開発期間の短縮を実現する新しい設計手法を開発したと発表した。

28nmなどの先端テクノロジを採用したSoCでは、多機能化、高性能化が求められており、より多くの回路を搭載する必要性が高まる一方で、設計の複雑化、開発期間の長期化、消費電力の増加が課題となっている。今回、複雑化するSoCの開発において、従来の設計手法を刷新し、集積度の向上、開発期間の短縮、および低消費電力化を実現した。

具体的には、ホワイトスペースを最小化する設計手法を開発した。顧客の論理設計の初期段階より、独自の手法によってフロアプランの検討や、配線経路とタイミング収束性を考慮した内部バスの最適化などを行う。これにより、チップ上にトランジスタが配置されないホワイトスペースを最小化することで、搭載できる回路を増やすことが可能となった。

また、論理と物理のアーキテクチャを協調させて最適化する独自技術を開発した。同技術は、手作業の論理変更を必要とせずに、レイアウトに最適なネットリストを自動で合成する。これにより、その後のレイアウト工程における配線性、タイミング収束性が改善し、さらなる集積度の向上と開発期間の短縮が実現する。

これらの手法を適用することで、同一サイズのチップに搭載できる回路が33%増加し、また最終レイアウト工程を最短1か月で完了できるようになるとしている。同手法は、FSLが提供する「カスタムSoCソリューション」の一部として、RTLハンドオフ形態によるSoC品種の開発に適用される。新規開発の受付は、2014年2月より開始する予定。