Mentor Graphicsは9月10日、IPをチップレベルで統合するためのツール「Tessent IJTAG」が、ASSET InterTechの組み込み装置向けプラットフォーム「ScanWorks」との間に完全な相互運用性を確保したと発表した。

ASSETの「ScanWorks」には、チップレベル、回路基板レベル、システムレベルのIJTAG(IEEE P1687)ツールなどが含まれている。これらの機能を組み合わせることによって、チップレベルからシステムレベルを網羅する包括的な自動IJTAG IP統合ソリューションが実現され、チップレベルのリソースをプリント基板(PCB)レベルやシステムレベルで簡単に活用できるようになる。両製品の相互運用性は、ボードデバッグシステム、検証システム、およびテストシステムからの、もしくはシステムソフトウェアの領域における、セルフテスト機能や不良診断機能などのIJTAG準拠チップIPへのシームレスなアクセスを可能にした。

Tessent IJTAGとScanWorksを組み合わせることで、トップレベルインタフェースから全IPブロックの動作機能と診断機能にアクセスできるようになり、典型的なシステムの数百にのぼるIPブロックを簡単に統合できるようになる。この2つのソリューションの相互運用性は、IJTAG規格のICLおよびPDLに基づいている。

また手順としては、Tessent IJTAGが、サードパーティIPブロックが提供するICLコードやPDLコードを読み込み、IJTAG規格に準拠しているかどうかを検証し、ロジックネットワークと関連ICLを生成してすべてのIPブロックを統合、各IPのPDLを処理して統合チップレベルPDLを作成。その後、ScanWorksが、チップのデバッグで使用するチップレベルICLとPDLを読み込み、PDLをボードレベルまたはシステムレベルのインタフェースにリターゲッティングするというものとなる。