産総研、リソグラフィパターンを反映できる回路特性解析システムを開発

産業技術総合研究所(産総研)は4月16日、LSIの基板上に転写する回路パターン(リソグラフィパターン)の詳細な形状を反映できる回路特性解析システムを開発したと発表した。

同成果は、同所 ナノエレクトロニクス研究部門 ナノスケール計測・プロセス技術研究グループ 福田 浩一主任研究員らによるもの。詳細は、2013年4月16～18日に神奈川県横浜市で開催される「Photomask Japan 2013(PMJ 2013)」で発表される。

近年、トランジスタの微細化は限界に迫ろうとしており、最新のフォトリソグラフィ技術を用いてLSIパターンを描画しても、パターンが理想形状からずれてしまう問題が顕著になってきている。このようなずれが、回路性能にどのような影響を及ぼすかを把握でき、製造性を考慮した設計を行える手法を構築することが急務とされている。

最近、このような設計手法を実現するために、製造の際の描画形状バラつきをデータベース化して活用する技術や、フォトマスクパターンを補正する技術が実用化されてきているが、製造工程で実際にできる微細なパターン形状を予測し、その形状を反映させて回路特性を検討できる技術は整備されていない。

産総研は、この問題を解決するために、最新のフォトリソグラフィシミュレーション技術と、TCAD技術を連携させることにより、リソグラフィパターンの微細形状を反映した回路特性の解析システムの構築に取り組んだ。なお、同研究の一部には、エーエスエムエル・ジャパンとの共同研究の成果であるシミュレーション結果と、同社のフォトリソグラフィシミュレータ「Tachyon」が使われた。また、半導体理工学研究センターとの共同研究により提供されているTCADシステム「HyENEXSS」が用いられている。

今回開発した回路特性解析システムは、フォトリソグラフィシミュレータなどで予測したLSIの微細パターンがあれば、トランジスタのデバイス構造から回路特性までをTCAD技術である半導体製造プロセスシミュレーションや半導体デバイスシミュレーションにより微細パターンを反映させて予測できる。予測された微細パターンの形状は、標準的なGDS-IIなどのレイアウトフォーマットで用意される。まず、予測された微細パターンの形状から、半導体製造プロセスシミュレーションにより半導体の製造工程を再現して、トランジスタなどLSIで用いられる複数の素子の微細なデバイス構造を予測する。さらに、そのデバイス構造から、半導体デバイスシミュレーションにより、個々の素子の電気的特性を予測し、素子同士をつなげた回路についても、デバイス・回路混合シミュレーションによって回路特性が予測できる。

図1にFinFETを用いたSRAM回路のフォトマスクパターンと、リソグラフィシミュレータによって予測した作製されるパターンを重ねて示す。このような微細なLSIでは、四角いフォトマスクを用いても、リソグラフィ工程の露光の際の光強度の分布により作製されるパターンでは、ずれがみられる。

図2は、計算された個々のトランジスタのパターンを元に、FinFETの製造工程で形成されるトランジスタの素子形状および不純物分布を、半導体製造プロセスシミュレーションで予測した結果。左は材質・形状、右はイオン注入で導入されたドーパント不純物分布の例である。このように実際に製造されるトランジスタは微細パターン形状の影響を受け、設計された長方形パターンの形状とは異なる形に形成され、また、トランジスタの特性を左右するドーパント不純物分布にも影響を与える。

図3は、デバイス・回路混合シミュレーションにより計算した、SRAMのバタフライ特性と静的雑音余裕(SNM)特性の予測例。左は製造条件を最適化する前の特性であり、SNMが小さいため歩留りが悪くなると考えられる。右は製造条件を最適化した後の特性であり、SNMが大きくなり改善されている。このように今回開発したシステムを用いることで、リソグラフィパターンから得られるデバイス構造を反映して、回路特性を一貫してシミュレーションすることができる。これにより、マスクパターンから得られる回路特性に対し、LSIの製造工程を最適化することで、微細なパターンのLSIを従来よりも高い歩留りで生産することが可能となる。

今後は、今回開発した回路解析システムを大規模集積回路の開発者に提供することにより、微細デバイスを用いたLSI回路の実現を加速させる。また、つくばイノベーションアリーナ　ナノテクノロジー拠点(TIA-nano)および産総研 スーパークリーンルーム(SCR)産学官連携研究棟で、産業界と大学が一体となって次世代技術の研究を進めるための共用インフラとして活用する計画という。