Alteraは3月19日、28nm FPGA「Cyclone V GT」がPCI Express(PCIe) 2.0のコンプライアンステストに合格したとを発表した。
今回のテスト合格により、同製品は5GbpsのPCIe 2.0の相互接続性を実現することが可能となったほか、最近のPCI-SIGワークショップにおけるすべてのコンプライアンスおよび相互接続性テストに合格しているため、PCIe Gen 2ベースのアプリケーションを開発する際、従来のFPGAに比べて、システムコストとシステム消費電力を削減することができるようになると同社では説明している。
同製品は、最大5Gbpsのデータ速度で動作するトランシーバを内蔵し、2つのハードマクロ化されたPCIe IPブロックをデバイス内に組み込んでいる。PCIeハードIPブロックは生産性を向上させる一方で、システム性能とシステムの機能性を高めることができる。PCIe準拠のハードIPブロックは、PHY-MAC、データリンク、およびトランザクションレイヤから構成されている。同ブロックは、エンドポイントやルートポートとして機能するように設定でき、最大4レーンまでサポートしている。
FPGA「Cyclone V」とARMプロセッサコアを搭載した「Cyclone V SoC」は、標準的なデバイスドライバをサポートしながら、単一のエンドポイントに最大8個のPCIeエンドポイントを組み込むことができるマルチファンクション機能を備えている。同機能は、ソフトウェアドライバの開発期間を短縮し、I/O拡張などのアプリケーションの開発に寄与するという。
また、2シリーズともに、PCIeを使用したAlteraのCvP(Configuration via Protocol:プロトコル経由の高速コンフィギュレーション)機能を搭載しており、FPGAファブリックのコンフィグレーションをすることなく、デバイス内のハードPCIeコアを動作させることができる。同機能により、どのようなコンフィギュレーション手法を使用していても、PCIeエンドポイント上で、PCIeプロトコルで求められる100ms以下でエニュメレーション処理を行うことができる。
同社は、製品ポートフォリオ全般にわたりPCI-SIGに準拠したソリューションを提供しているが、これらのソリューションには、コンフィギュレーション可能なPCIe IPコアと、エンドポイント、ブリッジ、スイッチ、ルートポートファンクション向けの開発ボードが含まれている。