NECと東北大学は2月19日、電子機器の待機電力ゼロに向けたスピントロニクス技術を論理集積回路に導入し、論理回路とメモリを一体化した不揮発性ロジックインメモリ集積回路を自動設計できるライブラリを開発したと発表した。

詳細は、2月17日～21日の期間、米国サンフランシスコにて開催されている半導体回路技術の国際学会「International Solid-State Circuits Conference(ISSCC) 2013」において、19日に発表された。

昨今、クラウドコンピューティングの拡大とともに、情報通信機器の利用も増加しているが、バッテリの消耗を抑えるためにはスタンバイにするか、完全に電源を切る必要がある。しかし、スタンバイであっても内部回路は通電しているほか、完全に電源を切ってしまうと起動に時間がかかるという課題があった。

NECと東北大は、磁性体に対して垂直な磁化をもつ垂直磁化MTJ素子を利用するスピントロニクス論理集積回路技術の研究を行ってきているが、これまで論理集積回路上のすべての回路を不揮発化しようとすると、汎用検索集積回路(TCAM)やFPGA用の論理演算回路(LUT)、加算器回路などを配置した大規模論理集積回路の場合、多数のMTJ素子を複雑・不規則に並べる必要があり、実用化のためには不揮発性ロジックインメモリで使用できる自動設計ツールが必要となっていた。

今回開発されたライブラリは、CADを用いた既存の自動設計用論理回路設計ツールに追加して利用するもので、メモリに不揮発性材料であるMTJ素子を利用しながら、一般的な集積回路と同様の論理合成や自動レイアウトを実現。これにより回路の設計やスピントロニクス技術の専門家でなくても、大規模なロジックインメモリ集積回路の設計ができるようになるという。

不揮発性ロジックインメモリ集積回路では、論理演算の実施ごとに、演算に不要な回路の電源を切ることができるため、待機電力ゼロ、省電力動作、瞬時な起動を可能にする電子機器を実現することが可能となる。

また、研究グループでは同ライブラリを搭載した自動設計用ツールを活用し、画像処理用プロセッサを試作し動作の実証も行っており、処理演算ごとに25個の単位プロセッサのうち必要なものだけを動作させ、不要なプロセッサの電源を切ることで、スピントロニクス技術を活用しないプロセッサと比較して、待機電力ゼロ、演算全体における不要な消費電力を1/4に削減できることを確認したとしている。

なお、東北大学とNECは今後、スピントロニクス論理集積回路技術をさらに向上して、より大規模、省電力で、多用途な集積回路の開発を目指すとともに、早期実用化に向けた研究開発を進めていくとしている。

試作チップの顕微鏡写真と断面写真