富士通研究所とFujitsu Laboratories of Americaは2月18日、次世代サーバのCPU間などのデータ通信において、32Gbpsの高速データ伝送が可能な送信回路と損失補償回路、受信回路を開発したと発表した。

詳細は、2月17日より米国サンフランシスコで開催されている「ISSCC 2013(IEEE International Solid-State Circuits Conference 2013:国際固体素子回路会議)」にて発表された。

現在、クラウドコンピューティングを支えるデータセンターなどにおけるサーバの処理能力向上が求められており、CPUもシステムとしての処理性能の向上に向けCPU間のデータ通信速度を数Gbpsから十数Gbps程度まで高速化してきているが、さらなる処理能力に向け、より高速なデータの送受信の実現求められるようになっている。

この課題を実現するためには送信回路と受信回路のいずれも高速化する必要があるほか、受信回路に搭載される高速化に伴うプリント基板での信号品質の劣化を補償する損失補償回路の高性能化が必要となる。今回の研究では、送信回路ならびに受信部の損失補償回路、そして受信回路の新たな方式の回路技術を考案することで高速化を実現したという。

図1 CPU間などの高速送受信部の回路構成

送信回路は多チャネルのデータを1チャネルに多重化し、相手先に送信するが、その際、後段になるほどその処理速度は高速になり、素子の動作限界に近づくこととなる。今回の研究では、最も高速に動作しかつ消費電力の大きい最終段の多重化回路(2:1変換回路)を不要とする送信回路を開発した。

これにより送信信号は、従来の2値(0/1)ではなく、3値(0/1/2)となるものの、従来の受信側の回路機能を利用することで特別な回路を追加することなくデータを復元し受信することが可能となるため、従来方式で送信部の速度を限定していた要因が排除されるほか、送信回路電力も従来比で約30%削減することに成功したという。

図2 今回開発された送信回路の構成と電力内訳

また、出力信号は、高速化したりプリント板配線などの伝送路が長くなるほど劣化が生じるため、従来は、高域側で発生する信号減衰を損失補償することでフラットな周波数特性とし、歪を補償していたが、伝送速度の高速化により信号帯域がさらに高域まで伸びることで、従来は問題にならなかった低域側の周波数特性の落ち込みが無視できなくなり、歪の補償が十分に行われなくなるという課題があった。今回の研究では、この低域側についても周波数特性をフラット化し、信号損失を補償する回路を開発。これにより、従来32Gbpsでは実現できなかった80cmの伝送距離でもデータの読み取りが可能な信号波形が得られたという。

図3 従来の補償技術と損失補償回路の周波数特性の比較

さらに、受信回路では損失補償回路によって整形された信号から元データを読み取る際に、信号に対して速度(周波数)とタイミング(位相)を同期させて信号をサンプリングし、元のデジタル値を判定する必要があるが、従来の場合、データを取り込むタイミング誤差をタイミング誤差検出部で元データから検出し、タイミング調整回路で同期させることで対応していた。しかし、この手法の場合、信号の高速化に伴いクロックを制御する時間精度も高精度化が必要となるため、高速化に限界があった。そこで今回は、クロックを同期させる代わりに、同期していないクロックで一度信号をサンプリングし、実際にサンプリングされた2つの信号を元に電圧補間処理することでクロックと同期したタイミングでの仮想信号を合成するデータ補間方式(データインターポレーション方式)を開発。これにより、高精度な時間軸方向の分解能が要求されるタイミング調整回路が不要になったことから、将来のさらなる高速化にも対応が可能になったとする。

図4 データ補間方式(データインターポレーション方式)の原理

なお研究グループでは今後、サーバを構成するボード間のバックプレーンインタフェースなど、ビックデータを扱う製品分野への適用を進めていく計画とコメントしている。