Cadence Design Systemsは、同社の機能検証プラットフォームおよびメソドロジの最新バージョン「Incisive 12.2」を発表した。

同バージョンでは、従来版に比べシミュレータエンジンの2倍程度の性能向上を実現したほか、新機能となる「Incisive Debug Analyzer」によりバッグ機能を改善させたという。

また、数百にわたる機能テストに代わり、一回のフォーマル解析の実行によりテストを行う自動化されたレジスタマップ検証アプリケーションを搭載したほか、新たな「Incisive Metrics Center機能」を活用したカバレッジデータ解析の簡素化も実現した。さらに、SoCレベルにおいて、低消費電力やミクスドシグナル設計のシミュレーションを長時間にわたって実行させるためのより大きなキャパシティを備えており、これらの機能を活用することで、IPブロックからチップまでを網羅した検証を行うことが可能だという。

加えて、SoC検証の機能では、低消費電力検証でのエラボレーション時間を1/2程度に短縮するシミュレータアルゴリズムを強化。Incisiveの新技術では、低消費電力設計におけるシャットダウンとリカバリを正確にモデル化することが可能なほか、リアルナンバーモデル(RNM)を使用したデジタル中心のミクスドシグナルソリューションにより、WrealあるいはSystemVerilog-RNMタイプを使用する場合、テストではシミュレーション速度が300倍以上向上した例もあったという。また、Palladium XPシミュレーション/アクセラレーションにおけるブロック、およびトグル・カバレッジをサポートしており、この結果、時間単位から分単位へのテスト時間短縮を実現することが可能になったという。

なお、「Incisive12.2」は、 同社が提供するSoC検証向けの検証IP(VIP)、システム検証向けのVirtual System Platform、そしてソフトウェアベースのシミュレーションとハードウェアベースのアクセラレーション間でのホットスワップを含むアクセラレーションが可能なPalladium XPに統合されている。