80MBのL3キャッシュを搭載したPOWER7+

POWER7+を発表するIBMのScott Taylor氏

Hot Chips 24において、IBMは「POWER7+」を発表した。2009年のHot Chips 21で発表したPOWER7に「+」を付けた改良版と言う位置づけのプロセサである。

POWER7+は、半導体プロセスは45nm SOIから32nm SOIと1世代進んでおり、Intelで言えばSandy BridgeからIvy Bridgeという進化である。しかし、コア数はPOWER7と同じ8コアで、大きな改良点はL3キャッシュの容量を2.5倍の80MBに増加し、暗号化などのアクセラレータを搭載し、電力マネジメントを改善しているという程度で、POWER7の3年後に発表するプロセサとしては物足りない感じがある。

8コアと80MBという巨大L3キャッシュを集積するPOWER7+(この図を含め、以降の図は、Hot Chips 24でのIBMの発表資料の抜粋である)

実は、POWER7と7+は、どちらもチップサイズが567平方mmと全く同じである。この2つのプロセサのチップ写真を並べてみると、次の図のようになる。

左が45nmプロセスのPOWER7、右が32nmプロセスのPOWER7+。チップサイズは両方とも567平方mmで同じである (出典:POWER7はHot Chips 21、POWERR7+はHot Chips 24のIBM発表資料)

目につくのは、額縁のIOの領域やMem Ctlと書かれたメモリコントローラが、両方のチップでほとんど同じに見えることである。そして、コアとL2キャッシュが32nmシュリンクで小さくなった部分をL3キャッシュで埋めている。そのため、L3キャッシュはPOWER7の32MBから80MBとシュリンクの比率より増加している。また、コア+L2キャッシュの位置も不思議で周りをL3キャッシュのアレイが反対側まで回り込んでいる。これもL2とL3キャッシュの接続部分のレイアウトを保存するためと思われる。このように、POWER7+は、POWER7のレイアウトを最大限利用して、短期間で開発を行ったプロセサと思われる。別途、進めてきた本格的なPOWER8の開発が遅延し、中継ぎのプロセサとして、急遽、POWER7+が必要となったのではないかと推測される。

とは言え、POWER7+では、プロセスの32nmシュリンクと電力マネジメントの改良で、最大25%のクロック向上を実現しているという。また、L3キャッシュの容量は80MBと2.5倍になり、他に例を見ない巨大容量である。

従来は、浮動小数点演算は、単精度の場合は半分のハードだけを使うというやり方で、単精度でも倍精度でもFlops値は同じであったが、POWER7+では単精度のFlops性能が2倍になった。科学技術計算でも単精度で大部分の計算が間に合うという用途もあり、そのようなアプリケーションでは性能向上を見込める。IntelやAMDのSSEでは、単精度は倍精度の2倍のFlops値になっており、これに合わせた改良である。

25%クロックを上げ、L3キャッシュの容量を2.5倍、単精度浮動小数点演算性能を倍増したPOWER7+プロセサコア

POWER7+は1個のチップをパッケージに入れたSCM(Single Chip Module)とい形態と2個のチップを1つのパッケージに入れて、必要なチップ間の配線を行ったDCM(Dual Chip Module)という形態がある。

そのPOWER7+の性能として、次の図が示された。

4種のプログラムでの、POWER7とPOWER7+ SCMとPOWER7+ DCMの性能比較

性能比較に使ったのは、ERP(Enterprise Resource Planning)、OLTP(OnLine Transaction Processing)、一般的な整数アプリ、そしてJavaである。IBMらしく、本格的なビジネス用基幹サーバの負荷での性能比較になっている。

これによると、ERPや整数問題では、SCMは30%～35%程度の性能向上、DCMは70%弱の性能向上となっているが、巨大L3キャッシュの効果が大きいOLTPとJavaではSCMで50%～80%、DCMでは2倍を若干上回る性能となっている。OLTPやJavaで書かれたビジネスアプリを主体に運用する場合には、お買い得かもしれない。

(後編に続く)

■Hot Chips 24関連記事
・【レポート】Hot Chips 24 - 5.5GHz駆動のIBMのメインフレームプロセサ「zNext」(後編) (2012年10月23日)
・【レポート】Hot Chips 24 - 5.5GHz駆動のIBMのメインフレームプロセサ「zNext」(前編) (2012年10月22日)
・【レポート】Hot Chips 24 - 富士通とOracleが次世代SPARCプロセッサを発表(後編) (2012年10月17日)
・【レポート】Hot Chips 24 - 富士通とOracleが次世代SPARCプロセッサを発表(中編) (2012年10月16日)
・【レポート】Hot Chips 24 - 富士通とOracleが次世代SPARCプロセッサを発表(前編) (2012年10月15日)
・【レポート】Hot Chips 24 - Intelの0.5V動作実験チップ「Claremont」 (2012年10月12日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(4) (2012年9月27日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(3) (2012年9月26日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(2) (2012年9月25日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(1) (2012年9月24日)
・【レポート】Hot Chips 24 - 学会初登場のIntelのメニーコア「Xeon Phi」(後編) (2012年9月19日)
・【レポート】Hot Chips 24 - 学会初登場のIntelのメニーコア「Xeon Phi」(前編) (2012年9月18日)
・【レポート】Hot Chips 24 - 乾いたタオルを絞るIvy Bridgeの省電力技術 (2012年9月7日)
・【レポート】先端プロセサの発表が盛りだくさん - Hot Chips 24が開幕 (2012年8月28日)