Mentor Graphicsは、Taiwan Semiconductor Manufacturing(TSMC)の新しいCoWoS(Chip on Wafer on Substrate)リファレンスフローに認証されたIC物理設計、検証、熱解析、テスト設計ツールを発表した。

CoWoSリファレンスフローは、複数のダイを集積した3D ICの様々な課題を解決するもので、マイクロバンプやプローブパッド、Si貫通ビア(TSV)、C4バンプの管理ならびに配置配線、ダイ間の高速インターコネクトの正確な抽出とシグナルインテグリティ解析、チップからパッケージを経由してシステムに至る熱解析、ダイレベルならびに積層レベルを評価する統合された3Dテストメソドロジなどに対応する。CoWoSリファレンスフローの導入により、既存の設計メソドロジに最小限の変更を加えるだけで、2D ICから積層設計にスムーズに移行できるという。

デジタル設計用配置配線システム「Olympus-SoC」とカスタムIC設計プラットフォーム「Pyxis」はともに、CoWoS設計インプリメンテーションをサポートしている。「Olympus-SoC」は、マイクロバンプとC4バンプの配線、コンボバンプ同士の配線といったプローブパッドとの配線をサポートするとともに、DEFおよびGDSストリームファイル形式でコンボバンプを出力できる。ダイ間のデザインルールチェック(DRC)とレイアウト対回路図比較チェック(LVS)をレイアウト構築時に実行し、スピンオフをスピーディに実現する。「Pyxis」は、再配線層(RDL)の配線とグランドプレーンの生成によってビアの45度配線を実現するとともに、バンプファイルのインポート過程の改良などTSMCフロー専用の機能強化を図っている。

サインオフソリューション「Calibre 3DSTACK」は、標準的なDRC、LVS、寄生抽出(PEX)検証のサポートに加えて、ダイのインタフェースにおける物理的オフセット、回転、スケーリングを検証する新機能を導入している。また、複数ダイの性能シミュレーションを実行する際に必要となる、インタフェースの寄生要素を抽出する機能と、接続性の追跡機能を装備している。「Calibre」は、既存の検証フローの中断を最小限に抑えるとともに、異なる技術やプロセスノードに基づくダイなど、複数ダイを使った様々な積層コンフィギュレーションに柔軟に対応する。

CoWoS技術は、従来のパッケージング手法と比べて、アクティブなダイ同士の距離を大幅に短縮できるため、評価および管理しなければならないダイ間の熱伝達が強まる。この熱解析に対するニーズに応えるため、Mentorでは、「Calibre」と「FloTHERM 3D CFD(数値流体力学)」ソフトウェアを統合し、革新的なソリューションを生み出した。TSMCのThermal Management Kitと併用することによって、CoWoS設計全体の温度分布をモデル化できる。

3D ICテストを実現する「Tessent」ソリューションは、ウェーハテストにおける不良ダイのエスケープ率を確実に低下させ、パッケージング後の歩留りを向上させるとともに、積層された任意のダイならびに積層ダイ同士のTSVインターコネクトを検証する3Dテストのインフラストラクチャを提供する。

3D IC用の主要機能は以下の通り。

  • テスタピンに非接触でTSVとIOのプリボンディングテスト
  • DFT(Design-For-Test)アクセスインフラストラクチャを使って、スタック内の任意のダイに対して、組み込み圧縮スキャンのパターンを再設定し、ダイレベルでBIST(Built-In Self-Test)を生成
  • 論理ダイ間のショートとオープンに対するテストを生成
  • メモリダイのJEDEC(Joint Electron Devices Engineering Council)インタフェースを使って、DRAMと論理ダイ間のショートとオープンに対するテストを生成
  • ベンダを問わず、積層DRAMダイを徹底的に検査する高度なメモリBIST