Hot Chips 24において、富士通は「SPARC64 X」、Oracleは「SPARC T5」というSPARCプロセサをそれぞれ発表した。相互に製品をOEMしている両社が同じセッションで続いての発表であり、2つのプロセサの発表を聞き比べられる興味深い機会となった。

富士通の発表を行ったのは丸山氏で、同氏は2009年には日本のスパコン「京」に使われている「SPARC64 VIIIfx」、2008年には「SPARC64 VII」をHot Chipsで発表した富士通のプロセサ関係の顔である。一方、Oracleの方は2人の発表者が登壇し、Sebastian Turullols氏が概要とプロセサコア、電力制御などを担当し、Ram Sivaramakrishnan氏がキャッシュなどについて発表を行った。

なお、この記事の図は特に断りがないものは、Hot Chips 24における富士通の発表資料とOracleの発表資料の抜粋である。

SPARC64 Xを発表する富士通の丸山 拓巳氏

OracleのSPARC T5について発表するSebastian Turullols氏(左)とRam Sivaramakrishnan氏(右)

富士通のSPARC64 X

富士通のSPARCのロードマップはちょっと分かりにくい。次の図のように、今回発表のSPARC64 Xは、2004年から2008年にかけて開発されたSPARC64 V～SPARC64 VIIの延長線と位置付けられ、京スパコンに使われたSPARC64 VIIIfx、そして京の商用版のPRIMEHPC FX10に使われているSPARC64 IXfxは別のHPC系列の製品という位置づけである。

富士通のプロセサ開発の歴史

SPARC64 Xプロセサの設計ターゲットは、ビジネス用サーバ向けのSPARC64 VII/VII+の後継として、高いクロックによるシングルスレッド性能の向上と最大64ソケットのスケーラビリティの高い共有メモリシステムの実現である。さらに、スパコン向けのSPARC64 VIIIfxで導入したレジスタ拡張などのHPC-ACEと呼ぶ機能をサポートし、メモリバンド幅も強化するという設計になっている。そして、今回のSPARC64 Xで行われた機能強化の目玉は、仮想マシンサポート、PCIe 3.0ポートの内蔵、そしてSoftware on Chip(SWoC)と呼ぶ、特定用途向けの命令の追加であると述べられた。

なお、fxが付くスパコン向けSPARC64は、ICCと呼ぶ6次元メッシュトーラスのスイッチチップを接続するが、SPARC64 XはICCを接続するポートは持たず、その代わりに4ソケットまではグルーレスで接続できるポートを持っている。このポートの詳細は明らかにされなかったが、性格としてはAMDのHyperTransportやIntelのQPIに対応するプロセサ間接続ポートである。

SPARC64 Xは28nmプロセスで製造され、チップサイズは次のスライドでは23.5mm×23.0mmと書かれているが、発表時に口頭で、23.5mm×25.0mmであると訂正された。このチップに16コアと24MBの共有L2キャッシュを集積している。SPARC64 IXfxは40nmプロセスを使い約22mm角で16コアと12MBのL2キャッシュを収容していたので、L2キャッシュは倍増しているとは言え、その他の部分の物量がかなり大きくなっている。

SPARC64 Xは28nmプロセスで16コアを集積し、クロックは3GHz

SPARC64 Xはビジネス計算向けのプロセサであるが、3GHzのクロックでHPC-ACEをサポートしたので、倍精度浮動小数点演算のピーク性能は382GFlopsとなり、SPARC64 IXfxの236.5GFlopsを大きく上回り、富士通のプロセサとしては最高の浮動小数点演算性能を持っている。

両者のチップ写真を並べてみると、SPARC64 XではL2キャッシュコントロールと書かれている部分が非常に大きくなっている。これは64ソケットまでのSMPを構成するためのキャッシュコヒーレンス機構や、4ソケットまでのグルーレス接続を行うだめのルータが内蔵されたことが影響していると考えられる。また、今回の発表では仮想化サポートの中身は発表されなかったが、仮想プロセサの状態を格納するバッファやデータ転送用のDMAなどの追加も影響している可能性がある。

SPAEC64 IXfxチップ(左)とSPARC64 Xチップ(右)の、ほぼ同じ倍率での比較。(出典:IXfxのチップ写真は富士通のホワイトペーパー、Xのチップ写真はHot Chips 24での発表資料)

また、コアも40nm→28nmの比率では縮小しておらず、2スレッド化や仮想マシンサポートなどでコアの物量も増えていると思われる。

今回、SPARC64 Xの消費電力は明らかにされず、会場からの質問には、「正直言って非常にホット」と答えていた。電源電圧が同じと想定し、微細化の逆数に比例して単位面積あたりのスイッチ容量が増加し、さらに、クロック周波数に比例すると考えると、消費電力110WのSPARC64 IXfxをベースとして

P = 110×(40/28)×(23.5×25)/(22.1×21.9)×(3.0/1.848) = 309W

という数字になる。これにチップを低温の水で冷却しないとすると、リーク電流が増加するという影響も出てくる。これは非常に粗い計算であるが、電源電圧を多少下げたり、クロックゲートを強化したりしても、250Wに収まるかどうかという感じで、「非常にホット」であることは間違いない。

(中編に続く)

■Hot Chips 24関連記事
・【レポート】Hot Chips 24 - Intelの0.5V動作実験チップ「Claremont」 (2012年10月12日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(4) (2012年9月27日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(3) (2012年9月26日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(2) (2012年9月25日)
・【レポート】Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(1) (2012年9月24日)
・【レポート】Hot Chips 24 - 学会初登場のIntelのメニーコア「Xeon Phi」(後編) (2012年9月19日)
・【レポート】Hot Chips 24 - 学会初登場のIntelのメニーコア「Xeon Phi」(前編) (2012年9月18日)
・【レポート】Hot Chips 24 - 乾いたタオルを絞るIvy Bridgeの省電力技術 (2012年9月7日)
・【レポート】先端プロセサの発表が盛りだくさん - Hot Chips 24が開幕 (2012年8月28日)